半导体气体紧缺,供应商为何不为所动？昆山延长封控PCB厂恐递延出货;巨头主导Chiplet竞赛,中国厂商如何参与角逐？

来源:集微网发布时间:2022-04-10847浏览

询问 AI

1、集微访谈第149期：半导体气体紧缺，供应商为何不为所动？

2、【芯视野】巨头主导Chiplet竞赛，中国厂商如何参与角逐？

3、决胜东数西算：DPU“芯”赛道，2025年见分晓？

4、昆山延长封控业内：PCB厂恐增运输成本、递延出货

5、台积电产能满载 Q2营收持续冲高

6、一周动态：12英寸功率半导体生产线签约石家庄正定；安徽出台“十四五”新材料产业发展规划

1、集微访谈第149期：半导体气体紧缺，供应商为何不为所动？

2、【芯视野】巨头主导Chiplet竞赛，中国厂商如何参与角逐？

集微网消息，异构集成的先进封装毫无疑问已经成为后摩尔时代推动半导体产业向前发展的最重要引擎之一。基于Chiplet（芯粒）的设计方法已被证明是非常适合于超大算力芯片的设计实现思路和工程实践方法，AMD、英特尔、AWS等行业领军企业均在其数据中心CPU上采用了Chiplet技术以实现量产，苹果最新的M1 Ultra设计也采用了Chiplet理念。在此背景下，今年3月2日，英特尔、AMD、Arm、高通、微软、谷歌、Meta、台积电、日月光、三星等十家行业巨头正式成立通用芯粒互连（Universal Chiplet Interconnect Express，UCIe）产业联盟，携手推动Chiplet接口规范的标准化。

一个月后，中国大陆首批加入UCIe联盟的半导体企业也陆续公布，包括芯原、超摩科技等。对于这场巨头的游戏，国内厂商应该作出何种反映？他们是否有机会以及如何参与Chiplet生态？

国内半导体厂商如何看待Chiplet和UCIe联盟？

Chiplet作为先进封装技术的重要应用，成为工艺缩微接近极限和制造成本高企之下的另一条实现性能升级的路径，在先进制程发展受限的情况下，被寄望为中国半导体产业突破口之一。

芯原正是国内最早开展Chiplet相关技术研发的企业之一。芯原股份创始人、董事长兼总裁戴伟民接受爱集微采访时指出，Chiplet有望解决摩尔定律难以为继；先进制程芯片设计成本、复杂度大幅提升；市场需求更加多样化、创新周期缩短和应用端对定制芯片的需求不断提升等四大产业发展难题。

对于国内半导体产业而言，Chiplet也为他们参与先进和前沿芯片技术带来了很多机遇。他指出，首先，芯片设计环节能够降低大规模芯片设计的门槛；其次，芯原这种拥有丰富IP和领先设计能力的企业可以更大地发挥自身的价值，将半导体IP授权业务升级为Chiplet业务，在将自身技术价值扩大的同时，还有效降低了芯片客户的设计成本，尤其可以帮助系统厂商、互联网厂商这类缺乏芯片设计经验和资源的企业，发展自己的芯片产品；最后，国内的芯片制造与封装厂可以扩大自己的业务范围，提升企业的价值，尤其是在高端先进工艺技术发展受阻的时候，还可以通过为高端芯片提供基于其他工艺节点的Chiplet来参与前沿技术的发展。

正是由于Chiplet采用了异构集成的先进封装技术，将不同工艺或者不同晶圆厂的裸芯片（die）连接起来，其中的一个重要挑战在于跨多个供应商、不同制程工艺的die之间的连接需要一个开放统一的标准，才能让尽量多的上下游企业参与进来，从而最终建立起整个Chiplet生态圈，这正是UCIe联盟得以诞生的初衷。

另一家已积极投身Chiplet生态的企业——芯动科技技术总监高专指出，不论从国内还是国际来说，UCIe的发布意味着Chiplet向更多应用场景迈出了一大步。延续摩尔定律的思路和方向，Chiplet在性能、功耗、体积和自由度上有独特的优势，但是同时也有很多障碍，比如成本高、互连缺乏标准、测试和良率问题等等。

“目前很多大型芯片公司都有基于Chiplet的产品问世，但是绝大部分的互联标准是自己定义的私有协议，也就是最多只能自家产品互连，不同厂家的Chiplet芯粒是不能通信和组合的。”高专表示，就像USB接口，如果都是私有协议，各个厂家的USB主机接口和各种USB设备除了自家产品外都互不兼容，会极大的限制USB的使用场景。Chiplet也是类似，理论上统一了Chiplet接口标准，大家的Chiplet都可以互连，这会让大量的芯片公司参入进来，做出各种功能的Chiplet小芯片，芯片集成商可以根据功能和应用需求来对Chiplet芯粒进行自由组合，将促进整个Chiplet生态的开放和繁荣。所以从Chiplet发展主要瓶颈来看，UCIe标准非常有意义。

“UCIe建立的是开放统一的die-to-die间互联标准，提供高带宽、低延迟、高功率和高效能的芯片封装连接，从而实现了对不同来源的裸芯片进行封装的能力，开启了Chiplet全面商业化的进程。”芯和半导体市场部负责人表示。

不过，UCIe公布的十家初始会员中未见大陆企业的身影，在当前全球地缘政治冲突背景下引发了一些担忧，将来是否会成为大陆另一个“卡脖子”的领域？

对此戴伟民表示，UCIe联盟刚刚成立正在壮大中，原则上是免费开放的，并未对大陆厂商关上窗户。事实上，芯原在UCIe规范制定的早期就已参与讨论，一些大陆的产业链也正积极参与其中，如今随着芯原、超摩科技等厂商陆续公布已加盟UCIe，相信还会有新成员逐渐公开。“我们应该拥抱UCIe这种具有国际影响力的开放性的标准。”他认为，“国内芯片不会也不应该只与国内的芯片互连，一个开放的协议，参与者越多越利于生态发展。”

高专也认同这一观点，他强调，一个标准能不能成功，能不能被大家认可和普遍使用，取决于它是否切合应用场景，是否能解决痛点，是否能被大家认可。而UCIe被广泛关注，很大程度上是因为它是多家大公司联合发布，而且就目前来看，UCIe规范在软件协议层还有物理层都比较切合Chiplet的应用场景。

作为国内半导体产业的重要参与者，EDA与半导体IP巨头新思科技尽管并未出现在UCIe联盟的首批名单中，但新思科技中国区副总经理朱勇强调，公司一直非常支持行业内的各种新的协议和规范，以推动芯片性能的进一步提升。“UCIe的十位初始会员可以说都是新思科技的客户，因此在相关规范的制定过程中与他们均有不同程度的直接讨论。”他指出，“在摩尔定律接近物理和成本的极限、SoC单芯片的PPA提升遇到瓶颈的情况下，使用2.5D/3D的封装形式来提升集成度、使用Chiplet技术来提高良率降低成本、通过更近的间距提升逻辑计算芯片和存储单元间的I/O密度和通信带宽，可以在系统级别获得额外的PPA提升已成为行业共识。为了让不同的供应商开发的Multi-Die SoC实现互操作，实现更高效的互连互通，UCIe联盟的成立可以说是大势所趋。”

不过朱勇也表示，当前阶段UCIe联盟也刚刚发布UCIe 1.0规范，尚不能判断能够对Chiplet生态的发展起到多大的促进作用，现在就断言它能够发展成为多大的一个生态联盟也为时尚早。

例如根据联盟发布的白皮书，UCIe主要由D2D（die-to-die）适配层、物理层（含封装）组成，但是在热管理、低功耗设计等方面的问题并未涉及。UCIe 1.0规范中选择了成熟的PCIe (PCI Express)和CXL (Compute Express Link )互连总线标准，主要是针对协议层。

图片来源：UCIe白皮书

朱勇进一步指出，要使Chiplet做到通用化，UCIe不仅需要定义协议层，还需要定义物理层的标准，然而物理层的标准没有那么容易完全统一，包括各家晶圆制造商所采用的工艺不同，技术路线不同，相应的物理层的堆栈也是不一样的。目前UCIe在物理层上仅仅定义了一个范围，业内要实现完全的互连互通其实没有那么容易。“某种意义上来说，UCIe仅仅定义了一个很宏伟的目标。”他认为，“对国内厂商而言，应该对其保持一个欢迎的态度，如果将来标准能够普及开来，对国内的厂商更快地推出自己的Chiplet产品也是有益的。”

Chiplet适用哪些领域？谁先迈出第一步？

尽管优势突出，但要Chiplet能够实现商业化实施也需要一个好的商业模式。Omdia数据预测，Chiplet市场规模到2024年将达到58亿美元，2035年则将超过570亿美元。在这个预测即将起飞的市场中，仍然仅有少数几家行业巨头的高性能CPU/GPU等产品有能力使用Chiplet，未来该技术的应用前景又将出现在哪些领域？

芯和半导体市场部负责人认为，相较之下AI人工智能、HPC高性能计算对于芯片的设计规模要求最高，这两个领域对于Chiplet技术的尝试会更加迫切，这也解释了在UCIe联盟中英特尔、AMD、Arm这些芯片厂商都是首批参与者。

“大家可以看见，无论是英特尔在ISSCC 2022呈现的Ponte Vecchio处理器，还是不久前苹果发布的M1 Ultra芯片，都使用了Chiplet技术，而且AMD的Chiplet CPU也被证明是非常成功的产品。”高专认为，“从国内企业来说，做高性能CPU、GPU和大型AI芯片的公司，将会是首先使用Chiplet技术的企业。”

戴伟民进一步总结和预测了Chiplet的主要应用前景，他认为平板电脑应用处理器，自动驾驶域处理器，数据中心应用处理器将会是Chiplet率先落地的应用领域。“平板电脑处理器需要集成各种不同功能的异构处理IP，自动驾驶域处理器需要高可靠性并能够迅速迭代，数据中心处理器也用集成多种通用的高性能计算模块。”他指出，“特别是自动驾驶应用，Chiplet的设计方法学可以大幅提升汽车芯片的迭代效率，降低单颗芯片失效可能带来的安全隐患，并且不需要每次迭代升级都重新设计一颗大芯片、重新走车规认证，因此提升了汽车芯片上市时间和可靠性。”

图片来源：芯原

他还指出，并不是所有芯片都适合使用Chiplet，不要为了拆分而拆分；不少情况下单颗集成的系统芯片, 如基于FD-SOI工艺集成射频无线连接功能的物联网系统芯片，会更有价值。如果像苹果M1 Ultra一样所有裸芯都是采用前沿工艺的大芯片“切分”，事实上对其他厂商没有借鉴意义。“苹果M1 Ultra可以说并不是一个design-for-Chiplet的概念，对于大多数通用平台而言，应该是不同IP模块基于5nm到22nm范畴内不同工艺制程的产品架构规划，通过如积木一般的‘拼搭’实现媲美整颗芯片都采用先进制程的性能，也就是说，不需要每个模块都使用先进制程。”

更为重要的是，在没有经验可遵循的眼下，Chiplet供应商和终端应用客户都在观望，谁先迈出第一步，这是一个先有鸡还是先有蛋的问题。“我们作为IP供应商、设计服务商的考虑是，Chiplet的一次性工程（NRE）费用应该由谁承担；终端应用客户的顾虑是，Chiplet产品未被验证过，可靠性和性价比如何？是否有足够的IP模块可以使用？”戴伟民表示，“在这种互相观望的情况下，Chiplet上游不能确定应用场景，也就对芯片定义无从下手。”

不过他也透露，目前大陆地区基于先进制程的芯片项目已经非常多，芯原正在与有意向使用Chiplet的企业积极沟通，并尝试探索向潜在客户“众筹”Chiplet的方案，有望尽快打破僵局。而且如果UCIe的规范能在行业巨头的带动下迅速推广开来，那国内的项目立马就能跟进。

朱勇补充说，国内很多明星初创企业的大芯片项目，都会采用Chiplet技术，包括GPU、AI芯片以及自动驾驶大芯片，都没法绕开Chiplet而仅依赖制造工艺提升性能，一方面是成本太高，另一方面是良率也不会太好。

国内厂商如何参与Chiplet生态？

Chiplet俨然已经成为当今大厂主导的新竞赛，国内厂商可以从哪些角度切入这个生态系统？目前已经有一些厂商做出了积极的部署。

作为中国大陆排名第一的半导体IP供应商，芯原拥有图形处理器IP、神经网络处理器IP、视频处理器IP、数字信号处理器IP、图像信号处理器IP和显示处理器IP等六大类处理器IP核，并具备领先的芯片设计能力，近年来一直致力于Chiplet技术和产业的推进，并提出了IP芯片化（IP as a Chiplet，IaaC）和芯片平台化（Chiplet as a Platform）两大设计理念。

戴伟民解释，IP芯片化旨在以Chiplet实现特殊功能IP的“即插即用”，解决5nm及以下先进工艺中性能与成本的平衡，并降低较大规模芯片的设计时间和风险，在这一设计理念下的芯片产品中的ISP、NPU、VPU、GPU和CPU等各个计算单元与片上缓存、接口等将基于不同的工艺制程。芯片平台化则通过添加或删除Chiplet来创建具有不同功能集的不同芯片产品，基于该理念芯原在去年采用Chiplet架构设计推出了一个高端应用处理器平台，从定义到流片仅用了12个月，工程样片在回片当天即被顺利点亮，并在样机中顺利运行了Linux/Chrome操作系统、YouTube、安卓游戏等应用。目前该产品12nm SoC版本正在自动驾驶域控制器上开展验证工作，并正在进行Chiplet版本的迭代。“这些年芯原在Chiplet项目上所作出的努力，不仅促进了Chiplet的产业化，而且把芯原的半导体IP授权业务和一站式芯片定制服务业务推上新的高度。芯原有可能是全球第一批面向客户推出Chiplet商用产品的企业。”

另一家IP/芯片定制一站式供应商芯动科技认为，Chiplet在高性能大算力新品领域成为主流的可能性非常大，尤其对当前突破AI和CPU/GPU等大型计算芯片的算力瓶颈具有重要战略意义，也是解决我国高质量发展进程中晶圆工艺“卡脖子”难题的关键技术之一。该公司也在2020年率先推出中国自主标准的Innolink Chiplet技术，在其去年发布的首款国产高性能4K级显卡GPU芯片“风华1号”首次成功实施了该技术，通过将两颗GPU联接，实现了性能翻倍。

高专表示，芯动科技在Chiplet互联技术领域耕耘多年，目前已推出Innolink A/B/C三种Chiplet互联技术，并在产品中得到使用，支持了高性能CPU/GPU/NPU芯片的异构实现。“更重要的是，Innolink Chiplet在设计过程中早就考虑到了跨兼容性的问题，有着足够的通用性。虽然大部分大型芯片公司的互连标准都是自己定义的私有协议，但是芯动早期已经与众多合作厂商进行了合作和授权，建立了一套既能兼容并包，又能在专业领域进行特别效率优化的协议标准。”他强调，“受益于其通用性和灵活定制，已获得了大量的商业验证，除了我们自己在用，还赋能了多个客户规模量产，而我们在多个工艺节点都有布局，能够给客户提供一站式定制。”

图片来源：芯动科技

值得一提的是，在2020年9月，芯动科技就曾作为发起单位，与中国科学院姚期智院士一起启动了中国Chiplet产业联盟，就是为了加强国产Chiplet技术标准的应用和推广，以及跟国际标准之间的兼容。

“我们注意到，UCIe规范中有标准封装和先进封装两种规格，并且这两种规格同芯动科技的Innolink B和C在思路和技术架构非常类似，都是针对标准封装和先进封装单独定义IO接口，都是单端信号，都是forward clock。基于Innolink B/C，芯动科技会迅速推出兼容UCIe两种规格的IP产品，赋能国内外芯片设计公司，帮助合作的芯片公司快速推出兼容UCIe标准的Chiplet产品。”高专解释。

需要注意的是，EDA设计工具对Chiplet的发展也起到了基石的作用。在这方面，国产EDA领军企业在去年8月底与新思科技联合发布了“3DIC先进封装设计分析全流程”EDA平台，其中的Metis是一款应用于裸芯片、3DIC、Chiplet及先进封装联合仿真的EDA仿真平台，可以与3DIC Compiler设计环境无缝集成，形成业界独一无二的3DIC设计、仿真、验证解决方案。

芯和半导体市场部负责人表示，该仿真平台允许用户跳过传统建模工具的繁琐配置，并通过考虑关键区域的整个物理环境来快速精准地实现仿真设计的优化；Metis内嵌的三维全波高精度电磁仿真引擎MoM Solver可以涵盖DC-THz的仿真频率，完全满足异构集成中高速高频等应用的精度要求，并可以完美支持纳米到厘米级别的跨尺度仿真；同时该仿真平台还集成芯和独创的Absorbing Fence，Magnetic Current和Mesh Tunneling等核心技术，可以在保证精度的前提下，实现超大规模异构封装的仿真需求。

不得不承认的是，国内很多公司仍然依赖于新思科技、Arm等公司的“保姆式”服务，尤其在Chiplet领域积累十分薄弱。朱勇指出，即使一些设计公司可能拥有开发自己的Chiplet和IP的资源，但即使是较大的公司也负担不起内部开发所有IP的费用，他们可能希望采购第三方IP以节省时间和成本。在当前的Die-to-Die接口标准中主要包括AIB、OpenHBI、BoW等，其中OpenHBI能提供最高边缘密度的标准，非常适用于必须在两个Chiplet之间传输极高带宽的应用。它可达到每引脚8Gbps的速度，在最大数据速率下可以达到3mm的最大互连长度并实现小于或等于0.5pJ/bit的功耗目标。

在这方面，新思科技可提供一系列Die-to-Die IP，包括高带宽互联 (HBI) 和基于SerDes的PHY和控制器等等，DesignWare® HBI PHY IP支持多种标准，包括AIB、BoW和OpenHBI。该IP实现了一个宽并行和时钟转发的PHY接口，以先进的2.5D封装为目标，以利用基于内插器的技术中更精细的芯片到芯片连接。另一方面，新思科技的3DIC Compiler，为Chiplet的集成提供了统一的平台，为3D可视化、路径、探索、设计、实现、验证及签核提供了一体化的超高收敛性环境，能够将系统级信号、功耗和散热分析集成到同一套紧密结合的解决方案中。

朱勇强调，国内半导体产业链积极参与到Chiplet生态中，不仅可以提升原有主营业务，同时也能通过提升技术实力而提供更多的增殖服务。“例如IP公司能够在传统的软IP、接口IP等基础上，提供硬的、die级别的IP；封装厂可以从传统的基板层面的PCB封装，切入到硅片级别的封装；芯片公司也能受益于模块化而更快更好地推出应用级的芯片。”他指出，“但是，对于设计公司而言，就需要具备更复杂的大芯片系统架构规划和设计能力，从更高维度，系统地来分析、设计和测试的能力。这也需要新思科技等EDA公司来提供强有力的定义完整的设计流程以及研制配套的设计辅助工具，以帮助他们提升生产效率。”

结语

在更多国内厂商加入到UCIe联盟的同时，我们也看到国内正紧锣密鼓地部署自己的Chiplet产业规范。在靴子未落地之前，谁也无法断言产业是否应该各自为战，但毋庸置疑的是，一个更开放、广泛的标准更利于产业生态的良性发展。

Chiplet仍然面临设计和集成、生态系统复杂性、制造/测试和产量，资质和可靠性、标准等诸多难题，对国内半导体产业链而言，唯有不断增强在高性能计算芯片领域的实力，通力合作，拿出一流的Chiplet产品。当我们芯片产品和芯片生态足够强大了，参与规范制定，甚至制定出更有竞争力的Chiplet标准都是有可能的。

（校对/Mike）

3、决胜东数西算：DPU“芯”赛道，2025年见分晓？

集微网消息，“东数西算”这一国家级大项目正式启动以来，国内芯片市场围绕“XPU”的讨论便从未间断过。毕竟，从基础算力、智能算力到超算算力，“东数西算”背后大量的数据中心集群和算力网络需要从CPU、GPU到FPGA、ASIC、DPU、IPU等各类XPU芯片的赋能。尤其是当下融资火热的DPU，正成为“东数西算”这波算力革命的中坚力量。

DPU之所以能有机会在数据中心市场大展拳脚，行业人士表示，“背后则是因为传统CPU的性能增长率与数据量增长率出现了‘剪刀差’现象。”

据第一财经数据，2010年以前，网络带宽年化增长率约30%，但现在已提升至45%。相比之下，CPU的性能增长则从10年前的23%已经降到如今的3%，当网络带宽增速和CPU性能增速的比例达到10倍的情形下，CPU几乎已经无法直接应对网络带宽的增速，这自然给了DPU更多的市场机会。

而“东数西算”工程的大力挺进，则给本就大热的DPU赛道又添了一把“火”。

创企蜂拥DPU赛道，2022年市场超10亿美元

“东数西算”工程应用当中，DPU与CPU、GPU不存在直接的竞争关系，大禹智芯创始人兼CEO李爽对笔者表示：“DPU出现的底层逻辑就是为了提高CPU的处理效率，释放CPU算力，同时为CPU和GPU提供基础数据服务，他们之间的关系是相辅相承。随着高效的数据搬迁能力，解耦的资源池化逐渐成为新型高性能计算架构的必要技术能力。在这两个领域，DPU均可发挥其他类型处理单元所不具备的能力。”

正是由于这种特性，DPU赛道近年来也吸引了诸如英伟达、英特尔、博通、Marvell的入局。且4月5日，AMD以19亿美元收购了云端新创公司Pensando。通过这次收购案，AMD也正式宣布进军DPU领域。由此，该领域世界排名前五的巨头都已加入DPU战场。

与海外赛道不同的是，如今国内的DPU行业目前主要以创业公司为主导，少有大体量的科技公司进入，整个市场还处于混战阶段。而“东数西算”风口的启动，也为这些小企业注入了更多资本和现金流。

纵观过去一年，包括中科驭数、大禹智芯、星云智联、益思芯科技、边缘智芯等超8家企业皆获得融资，金额从数千万到数亿不等。今年3月，芯启源再获超亿元战略投资。

但这只是开始，行业人士认为，“东数西算”这波热潮是持续性的，未来几年，国内DPU领域会陆续加入更多玩家，其中不乏一些知名的大型科技公司，DPU赛道也将由此变得更加拥挤。

数据来源：头豹研究院

据头豹研究院预测，2022年，中国DPU市场规模预计将超10亿美元，2025年接近37.4亿美元，CAGR达112%。另外，由于数据中心带宽升级周期一般在3年左右，这也意味着2023-2025年将进入下一轮服务器设备以及DPU更换周期，DPU市场规模届时将会有明显的增幅。

2-3年见分晓：DPU最终是大厂游戏？

从2022年开始算起，DPU真正在“东数西算”亦或是其他各类数据中心应用市场发挥作用，少说还要2-3年的时间，这也给予了当前正处于混战期的创业公司们充分的储备时间。

综合多方行业人士观点，均认为待2-3年之后，DPU市场才会真正开始出现爆发。因为目前而言，各家公司的DPU从今年开始设计到真正硬件系统成型至少也需要2-3年。近三年，可能各家企业之间的竞争关系不会很强，重要的是比拼谁能更快的进行技术迭代，将产品真正导入市场。

2-3年之后，待各家DPU产品陆续打入市场，DPU企业之间的战火也将被彻底点燃。届时行业也将逐渐走向过去AI芯片赛道类似的“风格”，即比拼先进制程、先进封装等，进而彻底驶入异构系统的竞争时代。

李爽也告诉笔者：“DPU市场成熟期预计在2025年左右，需要硬件和软件同步成熟之后才会开始爆发。大禹智芯作为专注于DPU领域的科技公司，将在这一领域不断努力，推动DPU走向大规模商业化落地。”

不过，参照过往AI芯片市场竞争格局的转变历史，长远来看，DPU赛道很可能也将不再是一个初创企业混战的市场。随着越来越多资本和大企业的涌入，最终有实力的大公司将成为整个市场的主导力量。

但李爽也表达了自己的看法：“DPU本身的适用性比较广，是以高速网络为核心的数据处理引擎，因此应用场景比较广泛。但最终DPU的市场会形成3-5家主流DPU厂商，其产品是以云计算为基础支撑的产品系列，也会出现几十甚至上百家DPU产品的公司，其以垂直领域为核心，通过DPU与垂直领域的结合来构建创新型产品以及效能更高的产品系列。”

（校对/xiao wei）

4、昆山延长封控业内：PCB厂恐增运输成本、递延出货

中国大陆疫情严峻，邻近上海的台商重镇昆山延长封控4天至4月12日，并要求企业全封闭管理。

业内人士认为，印刷电路板厂商可能面临运输成本增加、部分出货递延，代工厂也受物流影响，但整体对台厂生产端影响不大。

昆山4月1日晚间升级防疫措施，宣布进行全市多轮核酸检测、要求企业轮休减产、居家办公，并管制联外交通；5日晚间又宣布自6日至8日进一步升级疫情防控措施，企业必须实行全封闭管理，随后再延长4天至4月12日。

昆山是印刷电路板（PCB）、电子代工、面板等零组件生产重镇，不少台商在当地落脚，外界担心此次封控恐影响3C产品出货，甚至冲击全球电子供应链。

业内人士分析，位于昆山的PCB厂商除生产受影响外，由于物流也受到控管，将些微增加运输成本及造成部分出货递延，但预估停工尚属短期运营冲击，对长期运营无太大影响。

根据业内人士估算，欣兴在昆山主要生产PCB与HDI的子公司昆山鼎鑫、生产软板为主的子公司欣兴同泰，产能占比约20%至25%；台光电昆山产能占比约30%至40%；南电昆山产能占比约40%，主要生产PCB、BT载板。

业内人士指出，电子组装厂和硕、纬创、仁宝在昆山的产线正常运作，但物流有受影响。整体而言，昆山封控对台厂生产端影响不大，但仍须注意封城对物流及需求等负面冲击。

铜箔基板暨环保基材厂台光电今天公告，子公司台光电子材料（昆山）有限公司配合当地政府对COVID-19（2019冠状病毒疾病）疫情防疫工作，暂定延长停工至4月12日，待当地政府通知后恢复正常运作。

车用内饰件厂广华-KY指出，子公司襄阳广佳因应主要客户受上海、无锡、昆山疫情管控加严及物流封锁影响停产，机动调整生产计画。目前已备足原物料库存，支应客户复工后生产需求，同时配合生产计画人力机动调休，以降低成本。

板卡厂微星8日公告，子公司微盟电子（昆山）配合当地政府对疫情实施封闭式管理要求，自8日停工，确切复工时间待政府通知；将与客户及供应商保持密切联繫，调整生产及出货时间，并持续评估当地疫情对财务业务的影响。

其他已宣布昆山子公司停工的台厂包括友达、欣兴、柏承、蓝天、华孚、安力-KY、尚化等。

5、台积电产能满载 Q2营收持续冲高

晶圆代工龙头台积电公告3月合并营收1,719.67亿元新台币（下同），为单月营收历史次高，第一季合并营收4,910.76亿元超越业绩展望高标，并改写季度营收历史新高。台积电预计14日（周四）召开第一季法人说明会，由总裁魏哲家主持，法人预期台积电第二季营收续创新高纪录，全年营收逐季成长趋势不变。

台积电先进制程及成熟制程产能全线满载，加上今年全面调涨晶圆代工价格，第一季合并营收4910.76亿元，与去年同期3624.10亿元相较成长35.5％，表现优于预期。

台积电年初预期第一季合并营收介于166亿～172亿美元间，以新台币兑美元汇率27.6元的假设计算，约折合新台币4,581.6～4,747.2亿元，与去年第四季相较成长4.6％～8.3％，平均毛利率介于53％～55％之间，营业利益率介于42％～44％之间。实际上，台积电第一季营收超越财测高标，法人预估毛利率及营业利益率亦将超标，乐观估单季每股净利上看7元。

台积电董事长刘德音日前出席台湾半导体产业协会（TSIA）年度会员大会时指出，由于近期中国因疫情蔓延而封城，上海市已宣布采取分区封控措施，在疫情封城情况下，已看到对智慧型手机需求造成影响，对个人电脑及电视等消费性电子需求也有影响，但包括车用电子、高效能运算（HPC）、物联网等需求依然强劲。

刘德音强调，台积电技术竞争力强，过去二年的需求都超过台积电能提供的产能，现在根据需求的变化调整产能结构，进行优先顺序的调配，对台积电今年资本支出与营收成长展望维持不变。

台积电预期会在法人说明会中维持乐观展望，看好今年在新冠肺炎疫加速数位转型、5G及HPC产业大趋势（megatrend）、以及车用芯片强劲需求的带动下，晶圆代工产能将全年吃紧，台积电全年产能将呈现紧绷状态，年度美元营收预期将较去年成长25％～29％。法人表示，尽管近期智能手机及个人电脑等消费性电子需求疲弱，封城恐导致生产链运作停滞，但台积电全年产能利用率维持满载情况不变，看好第二季营收将较上季成长5％以内，续创季度营收历史新高。

6、一周动态：12英寸功率半导体生产线签约石家庄正定；安徽出台“十四五”新材料产业发展规划

集微网消息，本周消息，安徽“十四五”新材料产业发展规划发布，全力发展半导体材料等；杭州钱塘区将实施“领飞计划”，加快集成电路设计与制造业集群发展；总投资80亿元，12英寸功率半导体生产线签约石家庄正定；华为拟向股东分配股利人民币614.04亿元......

热点风向

安徽“十四五”新材料产业发展规划发布，全力发展半导体材料等

4月8日，安徽省发布《安徽省“十四五”新材料产业发展规划》。

根据《发展规划》，安徽将围绕“芯屏器合”“集终生智”等新兴产业发展需求，集中优势资源，锚定新材料产业发展特色赛道，加快推动传统基础材料转型升级，促进先进基础材料高端化，加快关键战略材料规模化和应用推广步伐，推动前沿新材料重大原创性技术突破，取得一批重大创新成果。在硅基新材料方面，依托石英砂资源优势和技术优势，全力发展半导体材料、新型显示材料、新能源材料等，努力打造具有国际竞争力的硅基新材料产业基地。同时，加快推动传统硅基材料提质转型。

杭州钱塘区将实施“领飞计划”，加快集成电路设计与制造业集群发展

4月6日，杭州钱塘新区发布《关于实施钱塘“领飞计划”打造新时代高能级产业发展战略平台若干政策意见》（征求意见稿），向社会征求意见。

在“加快集成电路设计与制造业集群发展”方面提出，新设立的集成电路设计、软件企业，按其在岗人员，给予五年内每人最高10平方米办公用房租赁补贴；新引进的集成电路晶圆制造、装备、材料企业，按其实际租赁面积给予五年内最高80%的场地租赁补贴；对购买IP、EDA工具开展高端芯片、先进或特色工艺研发的，给予其购买IP、EDA直接费用最高30%的补贴，每个企业补贴总额最高不超过2500万元等多项补贴政策。

山东出台“三个十大”行动计划：推动集成电路“强芯”，构建第三代半导体领域新优势

4月6日，山东省政府印发《“十大创新”2022年行动计划》《“十强产业”2022年行动计划》《“十大扩需求”2022年行动计划》。

其中，提出推动集成电路“强芯”。实施集成电路产业财政奖补政策，支持研发高速率存储控制、高分辨率显示、高可靠性信息安全等10款以上高端芯片。扩大MEMS封测规模，打造具有全球影响力的MEMS封测产业集群。推动济南、青岛2市8英寸集成电路晶圆制造生产线形成量产能力，加快提升大尺寸硅片、光掩膜版、光刻胶等制造环节材料产能。提升碳化硅衬底生产技术水平和市场规模，构建第三代半导体领域新优势。

此外，《成都市实施产业建圈强链行动2022年工作要点》印发，聚焦集成电路、新型显示产业，加快建设京东方车载模组项目、华为成都智算中心等项目，加快推进芯谷加速器、成都华微等项目竣工；北京市经济和信息化局等五部门印发《关于支持发展高端仪器装备和传感器产业的若干政策措施实施细则》，加快推动高端仪器装备和传感器产业发展；湖南省印发《长株潭都市圈发展规划》，加快培育人工智能、量子计算、增材制造、生物技术和生命科学等战略新兴产业集群。

近日，西安“芯”闻频频：西安市《政府工作报告》指出，今后五年的发展目标和重点任务包括：电子信息、汽车等六大支柱产业均实现产值翻番；西安市2021年国民经济和社会发展统计公报指出，集成电路产量59.5亿块，同比增长6.1%；西安市创新投资基金完成登记注册，基金首期规模100亿元，围绕电子信息、人工智能、光电芯片、航空航天、新材料等方向进行业务布局。

项目动态

总投资80亿元，12英寸功率半导体生产线签约石家庄正定

3月31日，总投资约80亿元的正定12英寸特色工艺半导体芯片项目签约，建成后将成为华北地区首个12英寸功率半导体生产线。项目依托具有先进特种半导体研发技术的上市企业，主要从事12英寸半导体功率器件的设计及制造。其中，设计环节专注于MOSFET、IGBT等先进半导体功率器件的设计研发和封装测试，致力于成为业界领先的半导体功率器件及电源管理供应商；制造环节专注于90nm-180nm成熟制程项目。

总投资110亿元，东旭集团高端光电半导体材料项目签约浙江丽水经开区

日前，浙江丽水经开区与东旭集团签约，落地建设高端光电半导体材料项目，总投资110亿元。据悉，项目运用目前国内光电半导体材料生产中先进的“国家科技进步一等奖、中国专利金奖”等技术工艺，打破国外对我国半导体高端设备市场长期垄断的局面，有效缓解我国部分显示材料和装备制造领域的“卡脖子”问题，有力保障了产业链供应链的安全稳定。

思恩半导体湿法制程设备和微电子自动化设备项目签约苏州常熟

近日，思恩半导体湿法制程设备和微电子自动化设备项目签约苏州常熟经开区。

项目由上海思恩装备科技股份有限公司投资建设，总投资5000万元。一期开展半导体湿法制程设备和微电子自动化设备研发及产业化；二期将组建微电子自动化生产线，生产精密陶瓷，主要用于麦克风阵列、微型扬声器、MEMS传感器及其他电子元器件。

企业动态

华为拟向股东分配股利人民币614.04亿元

4月2日，上海清算所公布“华为投资控股有限公司关于分配股利的公告”。公告称，经公司内部有权机构决议，华为拟向股东分配股利614.04亿元。上述股利分配系公司正常利润分配，对公司生产经营、财务状况及偿债能力无不利影响。

广州科创母基金拟合作机构名单公示，投资领域涵盖新一代信息技术等方向

4月1日，广州市科学技术局对广州科技创新母基金第四批拟合作机构（子基金管理人）名单进行公示。

据悉，广州科技创新母基金规模50亿元。自2020年3月首只子基金落地以来，广州科技创新母基金已累计认缴出资21只子基金近20亿元，撬动社会资本超60亿元。本次选定的10家投资机构，投资领域涵盖智能制造、新能源、新一代信息技术、新材料等诸多前沿科技方向。（校对/若冰）

更多新闻请点击进入爱集微小程序 阅读

1. 微软称改变Windows 11中任务栏位置这一功能并不重要

2. 上海崇明气膜实验室投用可满足全区60万人口全员核酸检测