NVIDIA推出客制化晶片NVLink技术 允许晶粒与GPU、CPU、DPU互连

NVIDIA（辉达）今日宣布推出超高速晶片到晶片及晶粒到晶粒的NVIDIA NVLink-C2C互连技术，将允许客制化晶粒与NVIDIA的GPU、CPU、DPU、NIC 和 SoC等产品互连，并为资料中心打造新一代的系统级整合。

NVIDIA开放将NVLink技术用于客制化晶片整合

相较于NVIDIA晶片上的PCIe Gen 5，采用先进封装技术的NVIDIA NVLink-C2C互连技术，其能源使用效率提升25倍、面积使用效率提升90倍，达到900GB/s或更高的一致性互连频宽。

NVIDIA超大规模运算部门副总裁Ian Buck表示：「小晶片和异质运算是因应摩尔定律放缓的必要条件。我们使用自身在高速互连方面的世界级专业技术，建立统一且开放的技术，将协助我们的GPU、DPU、NIC、CPU和SoC创造使用小晶片构建出的新型整合式产品。」

NVIDIA NVLink-C2C与用来连接今日宣布推出的NVIDIA Grace超级晶片系列，以及去年发布的Grace Hopper超级晶片中的处理器晶片的技术相同。现已开放将NVLink-C2C技术用于与NVIDIA晶片进行半客制化的矽晶片整合。

NVIDIA NVLink-C2C支援Arm AMBA Coherent Hub Interface（AMBA CHI）协定。NVIDIA与Arm密切合作并强化AMBA CHI，以支援与其他互连处理器完全一致且安全的加速器。

Arm基础架构事业部资深副总裁暨总经理Chris Bergey表示：「未来的CPU设计将逐渐改采加速和多晶片的方式，因此在整个商业生态系中支援基于小晶片的SoC变得至关重要。Arm支援广泛的连接标准，并设计AMBA CHI协定来支援这些未来的技术，包括与NVIDIA合作开发NVLink-C2C，以解决CPU、GPU和DPU之间的一致性连接等使用场景。」

NVIDIA NVLink-C2C建立在NVIDIA世界级的SERDES和LINK设计技术之上，可以从PCB层级的整合及多晶片模组，扩大到矽中介层和晶圆级连接。此举提供了极高的频宽，同时又取得最佳的能源使用效率和晶粒面积使用效率。

除了NVLink-C2C，NVIDIA亦将支援本月初宣布的Universal Chiplet Interconnect Express（UCIe）标准。客制化晶片可以使用UCIe标准或NVLink-C2C与NVIDIA的晶片进行整合，而NVLink-C2C针对更低的延迟性、更高的频宽和更高的功率效率提供最佳化。

NVLink-C2C的关键特色包含：

高频宽：支援处理器与加速器之间的高频宽一致性资料传输

低延迟：支援处理器和加速器之间的原子操作，以对共用资料进行快速同步和高频率更新

低功耗和高密度：与NVIDIA晶片上的PCIe Gen 5 PHY相比，采用先进封装技术的NVLink-C2C，其能源使用效率提升25倍、面积使用效率提升90倍

支援产业标准：与Arm的AMBA CHI或CXL产业标准协定合作，实现装置间的互通性