超结MOSFET和MOSFET有什么区别？为何可以降低RDSon？

随着数据中心和电动汽车等大功率电子产品越来越受欢迎，电力电子行业正在经历快速创新。为了满足对高功率高效率不断增长的需求，宽带隙(WBG)半导体等许多新技术变得越来越重要。

在这些高功率应用中凸显出前景的一项技术是超结 MOSFET，它是对传统技术的改进，可提供更高的效率和更小的尺寸。

本周，Alpha&Omega（A&O）发布了两款直接针对这些大功率应用的新型超结MOSFET。

在本文中，我们将讨论超结技术——为什么它对数据中心至关重要，以及 A&O的解决方案。

高压下的 MOSFET 导通电阻挑战

对于功率开关应用中的 MOSFET，最关键的器件参数之一是导通电阻RDS(on)。

RDS(on) 测量晶体管的有效电阻，该规格直接决定 MOSFET 的功率效率。

影响 FET RDS(on) 电阻的最大因素之一是器件的外延 (epi) 层，它是器件的主要耐压区域。

传统平面MOSFET的布局。

随着电压的增加，外延层也需要增加厚度并变得更轻掺杂以帮助阻挡高压。

然而，这会增加外延层的电阻，从而增加 MOSFET 的总RDS(on)，从而产生不良影响。

对于额定电压为 600 V 的 MOSFET，超过 95% 的器件电阻直接来自外延层。具体而言，估计额定电压每增加一倍，维持先前 RDS(on) 所需的面积就会增加五倍。

数据中心高压应用

在设计高压应用中的功率 FET 时，晶体管尺寸、其电压隔离能力及RDS(on)之间要进行折衷。

具体来说，在数据中心的高压应用中，设计人员需要能够实现高效率和纤薄外形的功率 FET，以适应越来越薄的系统，例如 1 U 或 0.5 U。对于这些应用，超结 MOSFET 已成为可行的选择。

平面功率 MOSFET（左）和超结 MOSFET（右）的结构。

超结MOSFET是通过使用深沟槽填充等技术来克服外延层的电阻。

超结场效应管采用沟槽结构，多个垂直PN结排列，在保持高阻断电压的同时，有效降低了外延层的电阻率。

因此超结 MOSFET 可以实现极低的 RDS(on)，同时保持小尺寸和高阻断电压。这一特性使该设备成为数据中心等大功率应用的流行选择。

A&O瞄准数据中心

如前所述，本周，A&O宣布发布两款针对数据中心应用的新型超结 MOSFET。

这两款新产品 AONV110A60 和 AONV140A60 都是 600 V 超结 FET，设计用于在小封装中具有极低的 RDS(on)。

AONV140A60 导通电阻与漏极电流和栅极电压的关系。图片由A&O提供

根据数据表，这两款器件的 RDS(on) 分别为 0.11 Ω和0.14 Ω，同时均采用 8 mm x 8 mm x 0.9 mm DFN 封装。

除了数据中心，A&O声称这些产品非常适合各种其他应用，包括快充、太阳能逆变器和工业电源等。