半导体封装未来挑战 重要性不亚於先进制程

疫情、居家办公模式及人工智能驱动对半导体的需求，IC封装技术也变得日益重要。过去50年来，半导体技术不断发展，晶体管和架构持续推陈出新，CPU内部的功能愈来愈多，如何以合理的成本提效能成了最重要的议题。

根据Semiconductor Engineering报导，维持成本效益的方法大致有两种，一是使用最先进的节点制造处理器核心等高速资产，二是将不同节点的芯片以相同或更低的成本加以封装。後者的弹性在於小芯片可以透过不同方式重新组合，不需要针对每一种SoC定制，可缩短产品上市时间。

委外封测代工厂正努力解决翘曲(warpage)、热不匹配、异质整合以及更窄的线宽与间距等问题。Amkor先进封装研发整合副总裁Michael Kelly表示，功率消耗和用电量是很大的挑战。芯片产生的大量废热会影响热效率。当电压下降时，为了提供相同的总功率，电流就会上升。因此需要在封装中进行更多电压转换和电压调节，解决电迁移之类的问题。

其他挑战包括愈来愈多的异质整合设计。Kelly指出，扇出式封装可以分为2部分：低密度扇出，以及整合多个芯片或异质整合的高密度扇出。低密度扇出具有良好的电性能，通常层数较少，封装也可以很薄，特别适合移动产品。

高密度扇出虽包含相同的铜和电介质，但它们的线宽和间距更小，并有许多带微小通孔的矽层。Kelly表示，翘曲是新型单芯片和多芯片封装的最大挑战之一，现在的材料选择比10年前好得多，也更容易管理特定尺寸的翘曲，但因尺寸不断在增加，因此形成一个移动的目标。

Kelly认为，扇出封装内的高带宽存储器(HBM)数量以2或4个最适合，超出就要担心翘曲问题以及模块中移动的应力(stress)。

2.5D封装是高端AI产品的支柱，尤其是成长快速的GPU市场。当手机语音识别功能进步时，归功於高端AI GPU可以处理更多数据且拥有更好的演算法。2.5D封装的问题在於尺寸过大，还有技术含量相对较低的中介层，因很难找到稳定来源而成为问题，毕竟制造5纳米芯片对晶圆代工厂来说利润会比中介层更高。

至於封装产业是否需要新的突破，Kelly希望有人能发明一种热膨胀系数(CTE)更高的矽。如果应力能够再低一些，加上不同材料的热膨胀系数更加接近，就能减少一半目前面临的挑战。

矽是高CTE金属和低CTE矽的有机材料混合物。如果能够找出缩小矽之间CTE差异的材料组合，便可容易处理更大的系统，翘曲的挑战性会降低、应力也会变低，可靠性更佳，就更容易实现成本目标。

责任编辑：张兴民