新思科技的DesignWare IP获得超过250个设计的选用

-新思科技用于台积公司7奈米FinFET制程技术的DesignWare IP获得超过250个设计的选用 (Design Wins)

-经验证的介面、类比和基础 IP，协助客户在各式应用中实现矽晶设计成功

重点摘要：

应用于台积公司7奈米FinFET制程技术、通过矽晶验证（silicon-proven）的 DesignWare PHY IP 包括 USB、DDR、LPDDR、HBM、PCI Express、MIPI、DisplayPort 和乙太网路。

在7奈米制程中成功完成 DesignWare 逻辑库（Logic Libraries）与嵌入式记忆体（Embedded Memories）的客户投片（customer tapeouts），展现了高品质，也降低了整合风险。

用于台积公司7奈米制程技术的 DesignWare IP 组合能让半导体领导厂商在行动、云端运算和汽车应用上达成矽晶设计成功。

新思科技近日宣布其用于台积公司7奈米制程技术的 DesignWare® 逻辑库、嵌入式记忆体、介面和类比 IP 已获得超过250个设计的选用（design wins）。近30家半导体领导厂商选择了新思科技7奈米 DesignWare IP 解决方案，为行动、云端运算及汽车等各式应用提供高效能、低功耗的系统晶片（SoCs）。由于达成多项客户矽晶设计成功，DesignWare IP 获得广泛的采用，也因此设计人员在整合IP时能更具信心，并大幅降低 SoC 整合的风险。

台积公司设计建构管理处资深处长 Suk Lee 表示：“台积公司与新思科技就多项制程进行密切合作，凸显了双方致力于为设计人员提供 IP，以协助其解决关键设计的挑战，并快速进入量产。作为台积公司生态系统的资深伙伴，新思科技一直走在 IP 解决方案的前端。新思科技提供的应用于台积公司领先业界的7奈米制程技术的 IP 解决方案, 能满足 AI、汽车与云端运算等应用领域的 SoC 部署对于效能、功耗和晶片面积的要求。”

新思科技 IP 行销副总裁 John Koeter 指出，为了满足当前 AI 工作量（AI workloads）、影片流量以及云端和边缘资讯密集运作的需求，设计人员仰赖新思科技在最先进的高效能 FinFET 制程中，提供经过验证的 IP 解决方案。用于台积公司7奈米制程、通过矽晶验证的 DesignWare 获得广大客户采用而取得广泛验证，能让设计人员以更少的风险推出差异化产品，加快上市时程。