中芯40nm低漏电工艺DesignWare IP加速SoC开发

摘要：  最新的合作推出了15款基于中芯国际40纳米低漏电(40LL)工艺技术的Synopsys? DesignWare?知识产权(IP)，可使设计师更容易地将各项功能集成到先进的低功耗SoC之中

关键字：  低漏电，  低功耗SoC

最新的合作推出了15款基于中芯国际40纳米低漏电(40LL)工艺技术的Synopsys? DesignWare?知识产权(IP)，可使设计师更容易地将各项功能集成到先进的低功耗SoC之中

经过验证的接口物理层IP包括：PCI Express ?、USB和DDR，有助于SoC设计师确保与各种最新标准交互和实现。

高品质的模拟IP包括：音频编解码器和数据转换器，能够帮助设计师满足对于低功耗和特殊应用SoC的要求。

运用中芯国际40LL工艺的嵌入式存储器和逻辑库，可使设计团队在速度和能效上优化整个系统级芯片的设计。

全球领先的电子器件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技公司(Synopsys， Inc.，纳斯达克股票市场代码：SNPS)和中国最大、最先进的半导体代工企业中芯国际集成电路制造有限公司(“中芯国际”， 纽约证交所股票代码：SMI，香港联合交易所股票代码：981)今日宣布：从即日起提供一套丰富的、应用于中芯国际40纳米低漏电(40LL)工艺的DesignWare IP。

中芯国际的40LL工艺技术结合了先进的浸没式光刻、应变工程、超浅结和超低k介质等技术，以便为移动多媒体和消费电子设备提供优化的功耗和性能。

通过提供应用于中芯国际先进低功耗工艺的多样化的和经过验证的IP，新思科技和中芯国际将使设计师能够以更小的风险和更短的上市时间在其系统级芯片上集成更多的功能。自2005年以来，通过新思科技与中芯国际的合作，新思科技带来了一个丰富的IP产品组合，可支持中芯国际从0.13微米到40纳米的工艺技术。

现在已可提供的或计划将于今年晚些时候提供的、用于中芯国际40LL工艺的新思科技DesignWare IP包括：

面向各种被广泛应用的协议的接口IP，如USB 2.0/3.0、PCI Express 2.0/1.1、MIPI、SATA、DDR以及HDMI，可以降低兼容性风险。

专为各种高性能、低功耗应用而优化的音频编解码器和数据转换器IP。

可使设计师在整个系统级芯片上同时实现高速度和低功耗的嵌入式存储器和逻辑库。

“对于那些为中国和全球多媒体消费电子产品设计SoC的公司来说，获得一系列能应用于一种高性能、低功耗工艺技术的、经过硅验证的、多样化的IP产品至关重要。”中芯国际商务长季克非说，“我们与新思科技的合作可以为针对消费电子市场的设计师提供一条行之有效的路径，直接通向立足于先进工艺节点之上的、多样化并且技术领先的IP。新思科技的DesignWare USB、HDMI和音频编码解码器的一次流片成功，同时所有关键性能指标达到、甚至超过目标规范，体现了中芯国际40LL技术的稳定性和成熟性。”

“我们与中芯国际的长期合作使我们能够为系统级芯片设计师提供优化的、可在一系列工艺上广泛适用的IP，诸如USB、PCI Express 和DDR等一系列用途广泛的接口协议，以及诸如逻辑库和嵌入式存储器等基本单元。”新思科技IP和系统营销副总裁John Koeter说，“此外，我们从0.13微米到65纳米的一系列IP都有成功投片的良好记录。将我们可以提供的IP扩展到中芯国际的40LL工艺，将使设计师能以更低的风险充分利用中芯国际先进的低漏电工艺技术集成高品质的IP。”