Xilinx采用行业首个 ASIC级可编程架构UltraScale之首款 20nm器件开始投片

摘要：  赛灵思公司 (Xilinx)今天宣布， 延续 28nm 工艺一系列行业创新 ，在 20nm 工艺节点再次推出两大行业第一：投片半导体行业首款 20nm 器件， 也是可编程逻辑器件 (PLD) 行业首款 20nm All Programmable 器件 ;发布行业第一个 ASIC级可编程架构 UltraScale。

关键字：  赛灵思公司，平面晶体管

赛灵思公司(Xilinx)今天宣布， 延续 28nm 工艺一系列行业创新 ，在 20nm 工艺节点再次推出两大行业第一：投片半导体行业首款 20nm 器件， 也是可编程逻辑器件 (PLD) 行业首款 20nm All Programmable 器件 ;发布行业第一个 ASIC级可编程架构 UltraScale。这些具有里程碑意义的行业第一发布 ，延续了赛灵思在 28nm 领域投片首款器件以及在 All Programmable SoC 、All Programmable 3D IC 和 SoC 增强型设计套件上所实现的一系列行业第一的优势。

赛灵思 UltraScale 架构：行业第一个 ASIC 级可编程架构 ，可从 20nm 平面晶体管结构工艺向 16nm 乃至FinFET晶体管技术扩 展，从单芯片到 3D IC扩展。它不仅能解决整体系统吞吐量扩展限制和时延问题 ，而且直接应对先进节点芯片性能方面的最大瓶颈问题—— 互连 。

赛灵思公司可编程平台产品部高级副总裁 Victor Peng 指出： “我们制定了业界最积极的 20nm 投片计划 ，我相信 ，和最接近的竞争产品相比，赛灵思在高端器件上领先至少一年的时间 ，而在中端 器件上则领先至少半年左右 。当你结合采用台积 (TSMC) 技术和我们的 UltraScale 架构， 并通过我们的 Vivado 设计套件进行协同优化，我们相信将比竞争对手提前一年实现 1.5 至 2倍的系统级性能和可编程集成 —— 相当于领先竞争产品整整一代。 ”

赛灵思同台积合作， 就像 28HPL (高性能低功耗 )开发过程一样 ，把高端 FPGA 的要求注入 20SoC 开发工艺之中 。赛灵思 和台积公司在 28nm 工艺节点上的通力协作，让赛灵思成为行业第一个 28nm All Programmable FPGA 、SoC 和 3D IC 器件的推出者 ，把赛灵思推上了性价比和功耗、可编程系统集成以及降低材料清单 (BOM )成本方面领先一代的地位 。 现在， 赛灵思已经将这种行之有效的合作模式从 28nm 扩展到 20nm ，推出了行业首个 ASIC 级可编程架构 — UltraScale。

最新开发的 UltraScale 架构包括 20nm 平面晶体管结构 (planar )工艺和 16nm 乃至 FinFET 晶体管技术扩展 ，包括单芯片(monolithic)和 3D IC 。它不仅能解决整体系统吞 吐量扩展限制的问题和时延问题，还能直接应对先进节点芯片性能方面的最大瓶颈问题 — 互连 。

现在 ，人们 需要采用一种创新型的架构来管理每数百 Gbps 信息流的系统性能， 以及在全线速下进行智能处理的能力 ，并可扩展至 Tb级流量和每秒 10 亿次浮点运算 (teraflop ) 级的计算能力 。单凭提升每个晶体管或系统模块的性能 ，或者增加系统模块数量 ，都不足以实现上述 目标 ，因此必须从根本上提高通信、时钟 、关键路径以及互连技术 ，以实现行业新一代高性能应用，满足海量数据流和智能包、DSP 或图像处理等要求 。

UltraScale 架构通过在全面可编程的架构中采用尖端 ASIC 技术，可解决如下挑战：

* 针对海量数据流而优化的宽总线支持多兆位 (multi -terabit) 吞吐量

* 多区域类似ASIC的时钟、电源管理和下一代安全性

* 高度优化的关键路径和内置的高速存储器串联，打破DSP和包处理的瓶颈

* 第二代3D IC系统集成芯片间带宽的步进功能

* 高I/O和存储器带宽，提供动态时延缩短和3D IC宽存储器优化接口

* Vivado工具消除布线拥堵和协同优化，器件利用率超过90%，且不会影响性能

首批 UltraScale 器件不仅将进一步扩展赛灵思目前市场领先的 28 nm Virtex 和 Kintex FPGA 以及 3D IC 产品 系列， 而且还将成为未来 Zynq UltraScale All Programmable SoC 的基础。 此外， UltraScale 器件还将通过新的高性能架构 需求实现下 一代更智能系统 ，其中 包括：

* 提供智能包处理和流量管理功能的400G OTN

* 支持智能波束形成的4X4混合模式LTE和WCDMA Radio

* 支持智能图形增强和识别的4K2K和8K显示器

* 面向智能监视与侦察(ISR)的最高性能系统

* 面向数据中心的高性能计算应用

赛灵思公司 CEO Moshe Gavrielov 表示： “随着赛灵思行业首款 20nm 产品的投片 、首个 ASIC 级 UltraScale 架构、 第一个 SoC 增强型 Vivado 设计套件 ， 以及支持 Smarter 系统设计的不断扩展的 IP 、C和 ARM 处理器解决方案的发布 ，赛灵思再一次扩大了 PLD 产业的价值和市场覆盖面。同时， 我们也提前竞争产品一年为客户带来了领先一代的价值优势 。”

供货情况

支持 UltraScale 架构 FPGA 的 Vivado 设计套件早期试用版现已开始供货 。首批 UltraScale 器件将于 2013 年第四季度开始发货。如需了解更多信息， 敬请访问以下网址： china.xilinx.com/ultrascale