联电与智原合作交付高复杂度40nm三亿逻辑闸SoC

近日，联华电子与ASIC设计服务领导厂商智原科技日前共同宣布，双方因应客户需求，已经完成并交付3亿逻辑闸(300-million gate count)系统单芯片解决方案。此款高复杂度SoC的产出，主要奠基于双方丰富的设计、生产经验、先进的工艺技术，以及长期合作默契。同时，此合作过程与产出，也为客户大幅地降低了开发风险、减少其需要投入的庞大人力、物力等设计资源，并缩短其产品上市时间。

此款3亿逻辑闸SoC是采用联华电子40纳米工艺。SRAM容量高达100MB，可为高阶通讯产品提供优异的网络频宽，满足高速而稳定的传输需求，以因应新一代通讯产品需求。相较于USB 3.0控制器芯片一般约为1,200万逻辑闸，此高阶通讯方案，不但在逻辑闸数量上显示其高复杂与高难度，且由于其中整合了超过100种以上不同功能的IP设计，其挑战性更不是一般设计服务同业可以克服的。

智原科技ASIC事业副总经理郑弘屏表示，「一般来说，开发复杂度这么高的芯片，需投入大量的研发资源与时间。智原拥有长期开发IP的技术能力与经验、丰富的IP数据库、高效率的SoC开发平台，及对工艺的充分掌握与熟悉，所以得以透过和联电、客户等共同紧密的合作，在客户要求的时间内交付解决方案。同时，我们对于这款芯片的市场性，以及未来的大量量产，有高度信心。」

联华电子先进技术开发处副总经理简山杰表示，「此次联华电子与SoC设计能力经市场认可的设计服务伙伴携手，顺利产出3亿逻辑闸芯片，充分证明客户将可受惠于联华电子与智原科技的合作，实现其高复杂SoC的需求。3亿逻辑闸的SoC规模将近一般芯片的四倍，可见其复杂度之高，以及所需整合的IP种类之多。联华电子累积了30多年的半导体产业经验与技术，能够协助客户快速地产出这个芯片，也再次证实我们世界级的生产技术与先进工艺的实力。」