3D整合硬件构装设计成熟 推动EDA技术一体化解决方案整合

电子系统层级(ESL)和高阶合成(HLS)方案试图以硬件取代软件。在过去，由于软件内容不多、产品制备不容易延滞，开发业者会先设计硬件，再完成软件设计。时至今日，软件内容大增，软件设计逐渐比硬件占更多时间与成本，且是产品功能重要实现关键。

软件功能受到重视之甚，使得硬件开始被视为支援软件最佳化之平台。现在许多开发业者会先设计软件，并依据成本、功耗、存储器容量、体积等软件效能限制，去建造支援该软件的硬件设计。

软、硬件不只是技术层面需要顾及，还牵涉到公司结构问题，传统公司部门分化根深蒂固，而组织须将整体系统列入考量而非单纯优化软件或硬件。

电子系统层级(ESL)技术和高阶合成(High Level Synthesis;HLS)解决方案无法解决此问题，因为这些解决方案试图以硬件取代软件。

虽然产业对于软件设计复杂度、原型、验证品质等要求提升使成本大增，不过进阶验证方法、大规模IP广泛应用、复杂性转移至软件、数位与类比工具演进等现象，都使得设计成本相对降低。

而物联网(IoT)兴起也创造许多新的产业结构需求，带来包括小规模设计与弹性成本等不同机会，更使人们对于区块创造与整合自动化、全芯片验证、平台程式设计的需求大幅提升。

此外，物联网新进公司不见得需要习得电子设计技能。在很多情况下，软、硬件最佳化是横跨整体产业的挑战，并不只是IC设计者或组织内部门单方面的问题，因此，IC设计者得顾及整体产业格局，也得提升芯片抽象化层次。

在硬件设计专案流程初期，可透过不同开发工具来提早执行软件整合与抽象化，例如软件开发工具(SDK)、虚拟平台(Virtual Platform)、RTL模拟、模拟(Emulation)、以FPGA为基础的客制化原型建造(custom-built FPGA-based prototypes)、运用实际芯片开发版来开发软件等等。

许多产业人士认为，3D整合硬件构装设计趋近成熟，将是符合成本效益之解决方案。智能型系统体积持续缩小后，应用装置则愈来愈需要将不同技术密集整合于小型封包，包括类比、数位、射频(RF)、微机电系统(MEMS)等等，能提供更高的连接频宽、更低延迟性、更大模组化与异质化。

台积电立下长期计划，欲以3D超级芯片整合技术模拟人脑运作方式。台积电曾于2013年指出，希望以20瓦特功率达到此目标，不过，要达到该整合技术目标，就表示还要比现有芯片技术缩小200倍，预估要等到2028年2纳米节点制程时才有机会实现。

系统级设计师一旦解决3D 整合技术的功率消耗(power dissipation)、温度、连接度(interconnectivity)、稳定性等问题后，即可获得效能与功能提升优势。

未来数年内，愈来愈多电子设计自动化(EDA)工具将从硬件、软件、系统等层面，影响整体产业的微观、宏观设计。不过单靠EDA工具难以解决所有问题，因此EDA、软件、系统、硬件制造与组装公司都可能相互购并，以联手推出有效解决方案。