鉴频鉴相器HMC440的在C波段频率合成中的应用

现代无线电通信和雷达技术的飞速发展，64QAM甚至256QAM等调制的应用，对系统的相位噪声性能提出了更高更严格的要求。这就要求系统的载波、本振具有更好的相位噪声指标，这便是超低相位噪声的频率合成器的应用背景。本文介绍了一套应用HITTITE公司的低相噪鉴频鉴相器HMC440设计的低相位噪声C波段锁相跳频源。

1 系统方案介绍

输出频率范围：4 428～5 220 MHz；

频率步进：36 MHz(23个频点)；

相位噪声：

其系统框图如图1所示。

系统采用了混频锁相的方案。主要是因为HMC440鉴相频率范围为10～2 800 MHz，所以不能直接由VCO返回鉴相器，而加固定前置分频器又不能满足跳频的要求。于是，混频锁相成了惟一可行的办法。

另外根据带内相噪估算公式(不考虑晶振的相噪)：

注：HMC440技术资料上给出的-153 dBc／Hz@10 kHz

offset@100 MHz，换算到1Hz即为-233 dBc／Hz

可见，理论上，要实现上述相噪指标，完全由晶振相噪决定。对晶振而言：

主环倍频恶化：

20 log((5 220—4 140)／36)=30 dBc／HZ

辅环倍频恶化：

20 log(4 140／36)=41 dBc／Hz

于是晶振相噪只要满足：

若采用恒温晶振，则实现上述相噪指标将很容易。可见，要获得低相噪的微波频率源，选用HMC440这样具有很低噪声基底(-233 dBc／Hz)的鉴相器，是完全必要且切实可行的选择。

2 电路实现部分

2.1 环路滤波器

如图2所示，这是HMC440产品资料上给出的典型应用电路。该芯片是浮地输出的模拟鉴相器，相应的环路滤波器也就是浮地的差模输入，类似于比较经典的芯片Q3236，PE3236，而不同于现在主流的电荷泵型鉴相器芯片。

环路滤波器模型如图3所示，为获得最佳环路带宽，需调整环路滤波器参数R1，C1，R2，C2。

按照锁相环经典理论，根据环路带宽ωn和阻尼系数ξ可以计算出环路滤波器各元件值：

其中Kd是鉴相器的鉴相灵敏度，这里HMC440的Kd是0.286 V／rad，Kφ是VCO的压控灵敏度(rad／V)，N是锁相环的倍频倍数。阻尼系数ξ为兼顾滤波器的过冲和衰减取0.707～1之间的一个值即可。这样只要C2取定一个值，就可以同时确定R1，R2。

C1的引入主要为滤去鉴相器产生的谐波，其引入的极点应远离主极点，即ωc=1／R1C1＞10ωn，于是C1<1／10ωnR1，这样环路滤波器就完全确定了。

2.2 混频、放大部分

由于采用无源混频，为驱动混频器需较大功率的本振。为了降低杂散，本振选为主环VCO返回的信号，而射频端由辅环提供。因为若以辅环4 140 MHz为本振，则这一频点由于本振泄漏将成为一个较大的杂散难以抑制。以他为射频端口，再辅以一个反向隔离度较大的放大器来放大主环VCO返回的信号作为本振，同时，在装配结构上再加上金属隔条，则4 140 MHz的信号将不会对最后的频率输出产生多大影响，可以做到杂散抑制大于60 dB。为驱动混频器，选用了两级放大器，第一级选用Agilent公司的MGA-86576低噪声宽带放大器，具有20 dB的增益。第二级选用HITTITE公司的HMC441功率放大器，在4～6 GHz频带内，反向隔离度大于45 dB，1 dB压缩点为17 dBm。这样两级放大电路在扣除功率分配以及不匹配问题以后，仍然足以驱动混频器。

3 硬件实现及实测数据

3.1 硬件实现

2块PCB板分别在腔体的正反两面，电源和射频信号线通过过孔连接。铜皮覆盖部分为有金属隔条和需隔离部分。HMC440在布板时要注意芯片底部要打较大的过孔，以便安装时灌锡以加强散热，因为其工作电流有250 mA，发热量较大。

3.2 实测数据

图4、图5是对4 716 MHz频点的相噪和实测数据记录。因为恒温晶振供货周期的问题，这次测试采用的是一个温补晶振，而并非方案中提到的恒温晶振，所以指标上要打些折扣。然而，除100kHz频偏的相噪略差1 dB外，其余指标都已经达到要求。可以预料，如果使用恒温晶振，则各项指标都会令人满意。

4 结 语

综上可见，使用这款超低相噪基底的鉴相器，可以十分方便地实现低相噪的频率合成。电路结构简单、调试方便，调试工作基本集中在环路滤波器的优化，以实现最佳环路带宽。现代卫星通信系统、军事通讯系统、Sonet时钟发生系统等，对载波和本振的低噪声性能有着日益严格的要求，因此，像HMC440这样一类使用方便，超低噪声基底的鉴相器有很好的应用前景。