1-Wire网络设计

    摘要：1-Wire网络（又称MicroLAN）是一种基于PC或微控制器的低成本网络，可通过双线与1-Wire元件进行通信。文中介绍了1-Wire网络的工作机理以有影响数据传输必能的关键因素。

    关键词：1-Wire 数据传输 微控制器 网络

1-Wire网络一般通过双绞线与1-Wire元件进行数字通信，它们通常被定义为漏极开路（经与）端口、主/从式多点结构，而且一般都在主机端上接一个上拉电阻至5V电源。基于1-Wire网络的系统通常包括主机与相关控制软件、连线和相关连接器以及1-Wire器件等，该网络系统具有严谨的控制结构，一般在没有主机呼叫的情况下，任何从机不得应答，因此不能与主机进行通信。在组成1-Wire网络时，任何具有1.8MHz时钟的任何标准微控制器（例如8051）以及使用速率可达115.2kbps UART的PC都可作为该网络的主机。并可通过创建长、短时隙来对二进制1和0进行编码。如果PC机采用14.4kbps的数据速率（115.2/8=14.4kbps），那么，它可在7ms之内对总线上的某个节点进行寻址并开始接收数据。由于UART的控制定时作用，微处理器的时钟速度一般不影响搜索时间。

1 驱动器的摆率控制

在采用COM端口适配器的典型系统上运行1-Wire操作系统软件（TMEX）时，UART控制将以8.68μs的时间间隔进行通信。通信周期从主机内的晶体管将总线置为逻辑0开始，由1至0的跳变是所有1-Wire通信的同步沿。1-Wire上的从机只在适当的时候保持为0，上拉电阻在主从设备都释放总线后将总线置为高电平，ROM搜索过程需要识别总线上的设备。1-Wire通信中最为关键的部分是读数据的时隙，尤其是在传输逻辑1的时候。一般情况下，总线上都挂接有许多设备，这些设备中的信号在电缆上传输具有一定的时间延迟，因此，每个设备检测到的由主机发出的下降沿时间略不同。信号在总线上的传输延迟必须小于一个数据位间隔的一半。也就是说，信号的往返传送时间必须低于4.3μs(8.68μs除以2)，否则，总线将无法检测到设备。

在COM端口适配器中，有一个在PC或微处理器控制下能够完全导通或完全断开的有源下拉晶体管。该晶体管导通时，它所生成的下降沿向网络发出信号，断开后，总线将由上拉电阻置为高电平。利用低阻有源下拉晶体管产生逻辑0可以提高系统的快速响应能力，以使信号的下降时间位于1μs范围之内。如果导通时间少于信号在电缆上的传输时间，由于1-Wire网络工作在传输线环境中，那么来自电缆终端的反射可能会导致通信中断。

通常需要在电缆终端接上一个阻值等于特征阻抗的的匹配电阻，匹配电阻可吸收由于阻抗的不匹配而产生的信号反射。然而，推荐选用的电缆具有100Ω的特片阻抗，如果在电缆终端接100Ω匹配电阻，那么，对于可接受的上拉电阻将无法生成逻辑“1”电平，幸运的是，1-Wire从机内部的端口晶体管具有100Ω的导通电阻，这样，总线在其电缆终端打开时即可获得适当的适端匹配。在有些1-Wire网络中，需要把电阻和电容串联接地进行交流匹配。由于电容充电后对直接开路，因此，串联电阻不增加总线负载。由于电容的选择可依据数据上升时间除以电缆阻抗、再乘以3来确定。因此，在100Ω电缆上的电升时间为4μs时，乱用的电容大小为0.1μF。交流匹配的缺点在于终端电容的充电、放电所产生的时间抖动制约了数据传输。

由于无法按其特征阻抗在电缆终端加匹配电阻，所以在设计时必须对总线主机上拉晶体管摆率进行控制。如果总线长度为100米或更长，推荐使用1.1V/μs的摆率。这样，当由1到0跃变时，大约需要4μs时间才能下降至0.8V的逻辑低电平阈值。由于1-Wire器件中的端口晶体管在主机将总线拉低后只保持低电平，所以一般不存在摆率问题。但输出应答脉冲响应主机的复位命令时却存在摆率问题。1-Wire从机的应答脉冲的摆率实质上是不受控制的。无论何种情况，当新的1-Wire器件连接到网络上时，通常均会出现现摆率突变的问题。

2 后台应答脉冲

如果网络由一组固定的1-Wire从机构成，那么，利用主机来产生“后台应答脉冲”即可解决其应答脉冲的摆率控制问题。后台应答脉冲可由总线主机在所有可能来自从机应答脉冲之前启动，且持续时间必须足够长，以便应答启动。

由主机产生的摆率控制应答脉冲从10μs开始，在60μs处结束。随后在70μs处生成采样脉冲，以检测从机是否在总线或节点上，以及是否与所查询的器件匹配。因为总线在从机输出应答脉冲时已被主机置为逻辑0，因此，该技术可防止从机产生应答脉冲时以较高的摆率从高电平向低电平跃变。然后，后台应答脉冲技术在添加新的从机器件、以及加入从机的时间不确定时将无法达到上述结果。

3 控制沿

图1为推荐的摆率控制电路。图中2N700为通用N沟道FET，该电路对晶体管参数的要求并严格。图中的MOSFET可以用任何通用的N沟道MOSFET替代。在元件值变动较小的情况上也可以用2N2222双极型晶体管来提供摆率控制。

4 上拉总线

在主机和从机都释放总线上，可由上拉电阻将总线置高。由于在网络上的容性负载可能会随着1-Wire器件的添加而不断增加，因此，数据线拉至高电平的时间也将随之增加。另外，在网络扩展时，每增加一米双绞线就要增加50pF电容，这一点同样会延长数据线由低电平至高电平的上升时间。图2所示为从机个数由1到300时的上升时间随之增大的示意图。如果的容性负载（包括电缆、1-Wire器件、寄存电容等）和负载电阻值导致的时间常数（RC）超出了由1-Wire协议定义的数据位时隙，那么通信将被终止。另外，在电缆布线时，由于将电缆中不用的导线或屏蔽线接地会增大容性负载进而使RC时间常数增大，所以应将这些不用的导线或屏蔽线保持在断开状态。

图3是1-Wire网络的等效电路。从图3可以看出，1-Wire器件的输入电容会增加网络上的电容负载，而800pF寄存器电源的电容只是在电压高于2.8V时才存在。如果在忽略寄存器电源的电容时，将总线上的上拉电阻和电缆电容以及1-Wire器件的输入电容共同作用下的网络时间常数定为t，那么，该网络时间常数t即可用来决定数据线路返回逻辑“1”的速率。如果在13.02μs（数据采样时间）内使1-Wire电压达到逻辑“1”所要求的阈值电压为2.2V，那么t的值大约为22.4μs。

在使用最低为1.5kΩ负载电阻值和5V电源电压时，假定网络已达到了最大扇出能力，则电缆电容不得超过12nF。如果用典型值为50pF/m的电缆，则电缆的最大长度可达240m。如果数据采样时间为是21.7μs，t将变为37.4μs，所允许的电缆电容为22nF，这时，可相应延长电缆长度。图4所示是在总线上挂接100个1-Wire器件时的电缆电容效应图。其中100个1-Wire器件可以位于2米或100米电缆的末端。另外，每100米电缆将增加大约5000pF的电容。通过减小上拉电阻值可以改善上升时间，但上拉电阻应大于1.5kΩ，因为降低上拉电阻将会提高总线上逻辑“0”电平的电压。而使用低电容电缆、缩短电缆长度或减少总线上的器件数同样可以改善上升时间，如果上拉电阻已经为最小值，那么可以采用有源上拉方案来减小网络时间常数，以使其允许使用较小的电缆。但采用有源上拉时应注意在传输线环境中控制摆率。

5 有源上拉

利用MAX6314可提供一个便捷的有源上拉方案，该芯片可用于68HC11的双向复位。其内部电路可以在数据线上的电压上升到大约0.6V时，打开电流为20mA的上拉P沟道效应管，其上升时间为2μs。由于MAX6314只是在电源电压下降到复位阈值（预置）时就会生成逻辑“0”复位输出。因此，在应用到MicroLAN上时，由于重载会导致数据线的复们而破坏下的通信，因此，建议选用复位阈值较的元件，如MAX6314US31D3-T等，该款芯片的复位门限为3V，并允许电源在其产生复们之前有2V的电压跌落范围。MAX6314采用4引脚SOT143封装，因此占用的PCB面积非常小。

尽管MAX6314内含一个4.7kΩ的内部负载电阻，但使用时最好再并联一个2.2kΩ的外部电阻。以等效于1.5kΩ的最低上拉电阻，因为这样可以使总线以最短的时间跨过门限电压。该总线波形存在三个不同的区域，当主机和1-Wire器件释放数据线时，它将以上拉电阻和总的电容负载（RC时间常数）所决定的速率上升，当数据线电压超过大约0.6V时，MAX6314内部20mA的P沟道FET导通，从而加速总线上升到电源电压的速度。如果总线负载较大，总线上的电压会在上升时间超过2μs后还远远低于电源电压。发生这种情况时，1.5kΩ的等效上拉电阻将继续以总线最初释放时的速率提升总线电压。图2所示的摆率曲线同时给出了这三个时段的响应曲线，但这一组数据是采用分离方案测试的，因此，并不针对MAX6314。

6 最大扇出能力