基于ADF4117的电荷泵型锁相环设计

摘要：电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高，并在环路带宽较宽的应用中对参考频率附近杂散抑制不够，因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础，给出了一种带三阶无源环路滤波器的电荷泵型锁相环的设计方法。该方法能有效抑制杂散，使锁相环输出达到良好的相位噪声及杂散指标。
关键字：锁相环；电荷泵；ADF4117；环路滤波器；相位噪声

0 引言
    电荷泵型锁相环可由参考分频器、可编程分频器、鉴相器及电荷泵、环路滤波器和压控振荡器构成。电荷泵是一种可在鉴相器控制下把电荷分配给环路滤波器的电子开关。电荷泵与二阶无源环路滤波器组合可构成一个三阶锁相环，以满足更多应用场合的要求。但是分频器和电荷泵以参考频率的速率切换电流，电流切换噪声会在VCO输出频率中产生FM调制，从而致使三阶锁相环无法满足一些特殊场合的要求，特别是在一些对锁定时间要求较高的应用中，其要求环路带宽较宽，而三阶锁相环环路对参考频率附近的电流切换杂散抑制可能不够。因此，在这些设计中，基于原来的二阶环路滤波器的基础，增加一个极点，就可使环路在高频段有足够的衰减特性，从而有效抑制上述杂散。
    本文以ADI公司的电流型电荷泵的PLL集成芯片ADF4117为例，给出了一种应用于电荷泵锁相环中的三阶无源环路滤波器的设计方法，同时分析了泵锁相环的环路，并给出了仿真及实验结果。

1 电荷泵锁相环环路分析
    图1所示是电荷泵型锁相环的基本结构，该电荷泵锁相环的环路主要由参考晶振、鉴相(鉴频)器、电荷泵、环路滤波器，压控振荡器
(VCO)及分频器(固定或可编程的参考分频器及主分频器)组成。其工作过程是将压控振荡器输出频率反馈到主分频器后分频产生的fP与参考晶振经分频后得到的参考分频输出fr在鉴相(鉴频)器中比较，以得到相差(频差)输出φP和φr，然后将φP和φr作为电荷泵的开关信号，去控制电荷泵输出电流Do，再通过环路滤波器得到的电压信号去控制压控振荡器(VCO)的频率输出。

    虽然每一个锁相环都是非线性的，但大多数锁相环在锁定状态下则可以用线性系统的分析技术。图2所示是一个电荷泵锁相环的线性模型。

    电荷泵锁相环的线性模型可以用开环增益及闭环增益来描述，也可用前向增益及反馈增益来描述，其增益可表述为：
   

    其中：kVCO(MHz／V)为压控振荡器(VCO)的调谐灵敏度；Kφ(mA／2π)为鉴相(鉴频)因子(电荷泵电流增益)，其值等于鉴相器输出电流与输入信号的相位差之比：N为主分频比，是压控振荡器的输出频率与鉴相(鉴频)器的工作频率之比。
    在设计中，KVCO、Kφ、N均为常数，由式(1)可知，除去环路滤波器的环路，开路可认为是个比例积分环节，环路滤波器则可视为对环路的补偿，因而在选定鉴相(鉴频)因子、电荷泵电流增益及压控振荡器(VCO)的调谐灵敏度KVCO后，整个系统的性能即可由环路滤波器的性能快定。
    而锁相环则应在保证稳定性的前提下，尽量降低相位噪声，提高响应速度。这就要求设计应足够相位裕度，并且合理选择环路带宽。根据控制理论，对于开环稳定的系统，欲使闭环稳定，其相位裕度必须为正。一个良好的控制系统，通常要求相位裕度为40°～60°。本设计选择的相位裕度为45°。

2 三阶无源环路滤波器的设计
    锁相环中的环路滤波器可分为无源环路滤波器和有源环路滤波器。由于有源环路滤波器中的运放等有源器件的噪声进入环路可能使相位噪声恶化，所以，只要满足电平要求，一般应尽量选择无源环路滤波器。使用有源环路滤波器也有诸多好处，但从相位噪声及简化设计的角度考虑，一般都采用无源环路滤波器。
    一种典型的无源环路滤波器的结构如图3所示。该电路中的C1用于防止电荷泵输出过载和VCO进入饱和；R2与C2串联支路可将电荷泵输出的电流转换为VCO的控制电压。三阶无源环路滤波器在二阶的基础上增加一个极点，即在R2，C2后级和VCO之前，增加了R3、C3环节，从而形成如图3(b)所示的无源环路滤波器。为了使系统稳定，新增的极点应大于5倍环路带宽，同时，为了能有效抑制杂散，该极点又必须小于参考频率点。

    二阶无源环路滤波器是三阶滤波器的基础，因此，本文首先介绍二阶无源环路滤波器的设计方法，然后在其基础上，再介绍三阶的设计方法。目前，线性系统的设计工具很多，这里选用比较常用的波特图，并利用系统的开环增益进行设计，这样可使设计过程更加简便。
    图3所示的滤波器的传递函数为：

    上述三式即为二阶环路滤波器的计算值。在上述设计的基础上，按图3(b)所示的电路增加一个极点，并对C1、C2、R2的值稍作修改，即可完成三阶无源环路滤波器的设计，下面介绍其设计过程。
    记新增的极点对系统的衰减为：
   

    其中，Fref为鉴相(鉴频)器的工作频率。
    为了与三阶锁相环相区别，四阶锁相环的环路带宽记为ωc，考虑到对增加极点造成的相位略微滞后，应选择ωc略小于ωp，通过推导可得出各元件参数的计算方法。但在设计中应注意选择C3时，要将VCO的输入电容考虑在内。ωc的表达式为：
   

    本文中，锁相环设计的输出频率为480MHz；10kHz频偏的相位噪声优于-90dBc／Hz；杂散优于-65dBc，输出功率为3dBm+1dBm。
    根据要求，本设计所选择的方案如图4所示。该方案围绕ADI公司的PLL芯片ADF4117来设计三阶无源环路滤波器。压控振荡器(VCO)选用Z-
COMM公司的V495ME04，该器件的输出范围从430～530MHz，相位噪声在10kHz频偏时的典型值为-111dBc／Hz；参考晶振选用性能稳定的TCXO，
输出频率为10MHz，10kHz频偏的相位噪声优于-145dBc／Hz；压控振荡器(VCO)的输出可调节到后级电路，后级电路依次为隔离放大器、低通
滤波器及π型衰减器。其中隔离放大器起隔离前后级及功率放大的作用，低通滤波器抑制谐波，π型衰减器结合隔离放大器可用于调节输出功率。

    选择参考频率为10MHz，置芯片内部参考分频R=10，即鉴相频率为1MHz，若选择环路带宽为2kHz，则锁相环输出频率为480MHz，N=240。查阅芯片资料可得KVCO=24MHz／V，再通过编程设置ADF4117内部电荷泵的输出电流Ip=1mA，则Kφ=1mA／2π。选取相位裕度为45°，再代入上述公式中，其计算得到的值再经过微调可得：R2=1．8kΩ，R3=3kΩ，C1=22nF，C2=100nF，C3=100pF。

3 仿真实验及结果分析
    利用matlab进行仿真所得到的锁相环系统开环波特图如图5所示，其穿越频率为1．23e+4rad／sec，相位裕度为44．9°，仿真与设计相符。可见，本设计的系统有足够的相位裕度，因而系统稳定，抗干扰能力强，同时在高频段以-60dB／dec的斜率衰减，还能够对参考杂散进行有效的抑制，且与分析一致。

    用R&S公司的ESPI频谱仪对所设计的锁相环输出信号进行测试，其结果如图6所示。由图6可见，其输出频率为480．000MHz，输出功率为2．28dBm，10kHz频偏处的相位噪声为-104．5dBc／Hz，杂散优于65dBc，参考频率2MHz附近的杂散优于70dBc，可见其参考杂散得到了有效抑制。

4 结束语
    本文给出了一种基于ADF4117的电荷泵锁相环设计的具体计算方法、仿真及实验结果。该方法即适用于固定频点锁相环的设计，也适用于扫频锁相环的设计，同时也可给有源环路滤波器的设计提供参考。但在设计中应注意，VCO技术文档给出的Kvco是平均值，所以，计算得到的各元件参数需要根据实际电路进行调整。