1.IC Insights：中国大陆今年晶圆产能将首次超过日本2.腾云芯片创始人林政宽：高度集成车用SoC芯片，解决更深层“卡脖子”难题3.韩国芯片业陷人才荒 投资成为产业成功要素之一4.SemiWiki：ASML是英特尔追上台积电的“救世主”5.Silicon Labs成立专门小组,研究全球半导体供应链短缺6.各大EDA巨头都在干什么？——涌动的AI浪潮 !
1.IC Insights：中国大陆今年晶圆产能将首次超过日本
集微网消息，近日，全球知名半导体分析机构SemiDigest发布了八九月期刊，这一期的前言是“蓬勃发展的中国半导体产业”。文中援引了IC Insights6月份的报告（2021-2025 年全球晶圆产能报告）。
根据这份报告，文章指出中国大陆半导体制造商在6月份每天生产超过10亿颗芯片，创历史新高。不过，中国大陆的产能仍然排在第四位，次于中国台湾地区、韩国和日本。截止到2020年12月，中国占全球晶圆产能的15.3%，几乎和日本相同，而且今年晶圆装机容量则有望超越日本。中国晶圆产能首次超过欧洲时间在2010年，超过了世界其他地区（ROW）的时间是2016年，首次超越北美是2019年。不过美国半导体行业协会在7月份发布的一份白皮书中指出：“中国半导体产业在高度竞争激烈且技术复杂的全球市场中占据一席之地。中国有望在以下领域具有竞争力：内存芯片、成熟的节点逻辑代工厂和fabless芯片设计，尤其适用于消费和工业应用。但中国在前沿逻辑芯片上可能仍会滞后一段时间。EDA 工具、芯片设计IP、半导体制造设备和半导体材料也和全球领先者有较大距离。这种滞后会持续多久还有待观察。”（校对/小山）
2.腾云芯片创始人林政宽：高度集成车用SoC芯片，解决更深层“卡脖子”难题集微网消息，移动出行时代，汽车电子电气架构（E/E架构）逐渐从传统的分布式向集中式演进。在集中式E/E架构下，新增的域控制器集成了更多的功能，主控芯片若要与其职能相匹配，则算力、性能等必须随之提升。在此趋势下，汽车芯片从通用型、分散化的单一功能芯片（MCU）开始逐步转向定制化、集成化的多功能SoC（System on Chip）芯片。SoC是系统级芯片，将系统关键部件集成在一块芯片上，提升性能的同时可有效地降低系统产品的开发成本，缩短开发周期，提高产品的竞争力。如今，发展得如火如荼的智能座舱、ADAS，以及自动驾驶对车用SoC芯片的需求激增。去年年底以来持续蔓延的汽车缺芯更凸显出SoC芯片的集成优势。自我造血，“曲线”切入车载应用领域？早在这一波汽车“缺芯”之前，创立于2019年5月的深圳市腾云芯片技术有限公司（简称：腾云芯片）就将研发车用高集成度SoC芯片作为其战略赛道。腾云芯片是一家芯片设计公司，研发团队骨干均来自于中国台湾芯片领域的知名公司。
腾云芯片创始人林政宽腾云芯片创始人林政宽对集微网表示，选择这一赛道和自身的从业经验密不可分。他在SoC芯片设计领域深耕近20年，曾先后任职于飞利浦半导体（现NXP）、Microchip、Atmel（被Microchip收购）、MITSUMI、台积电等知名企业。而且，他有15年车规芯片设计经验，曾带领模拟、数字芯片研发团队成功开发超过30款车用芯片，包括车用防盗解码芯片、无电池汽车胎压侦测芯片、ABS防锁死控制芯片、防撞雷达控制芯片、自动车窗控制芯片、智能后视镜控制芯片等，芯片产品成功应用在包括保时捷、宝马、本田、丰田等国际一线车企。但众所周知，车用芯片研发周期长、设计门槛高、量产上车难，一颗汽车芯片一次性顺利走过设计、封装、流片、验证、试产、量产全过程也需要3年时间，而且资金投入相当大，因此，许多初创公司都望而却步。当然，腾云芯片也必须直面这些痛点。和大多数创业公司一样，腾云芯片选择了“曲线救国”的路，研发团队先“降维”切入研发周期短、出货量快的消费电子和工业领域，尔后扩张至车载应用。如今，公司发展即将进入正循环，腾云芯片自身造血能力也得到验证。成立两年来，腾云芯片进行了三次融资，已成功研发4款多合一模数混合SoC芯片，其中3款一次流片成功，技术创新性属于业界首创。目前，这些芯片也在有条不紊前行中。例如，三合一（MCU+充电IC+MOS）SOC芯片应用于电子烟消费市场，2019年12月研发完成，2020年Q2出货20万颗；加密防伪芯片应用于防伪与溯源，2021年8月流片；多合一电机变频芯片应用于家电电机变频驱动控制，2020年12月研发完成，现在客户测试中；以及2021年7月研发完成的32位内核多合一芯片应用于工业领域。“为有源头活水来”，林政宽表示，“一方面，我们顺利切入工业领域，目前公司将部分资金用于工业电机变频芯片的备货；另一方面，业务向上扩张至车载应用，凭借在汽车环境感知、决策控制、网络/通信、人机交互等多个方向的技术积累，我们投入研发了3款高集成度车用SoC芯片，在单颗体积小巧的芯片上集成多颗芯片功能，降低芯片总数的同时提升可靠性、降低故障率，预计首款车用芯片将于2022年第二季度前实现流片。”高度集成车用SoC，解决更深层的“卡脖子”难题？芯片的竞争本质是产品力的竞争，车规级芯片更是如此。但一直以来，我国汽车芯片国产化率很低，只有近5%，更遑论芯片供应链的构建。因此，在这次汽车“缺芯潮”中轻易被卡住脖子，缚住手脚。虽然，相比欧美日等车规芯片厂商，中国芯片厂商起步较晚，但国产替代问题迫在眉睫，而且部分厂商也在奋力追赶。这一轮汽车“缺芯”终将结束，但不会终结。有分析师指出，未来的缺芯与以往不同的是，还将是一波接一波的。业内人士表示，当前的汽车芯片缺货，表面看是有一些偶发的因素，但深层次的原因在于，现在汽车往往需要使用上百颗的各类大小芯片，其供应链管理难度天然存在。因此，解决汽车缺芯的终极方案是走向中央集成架构，其可通过一颗芯片完成所有的事。对此，林政宽也表示赞同，并指出，“如今，国产车用芯片卡脖子只是表象，未来更深层的卡脖子可能在高度集成SoC领域”。纵观当前芯片设计的趋势和走向，国际车规芯片大厂研发的技术趋势已步入高度集成化。例如，安森美的车窗控制集成芯片、东芝的电机驱动集成芯片、基带通信芯片等，都是高度集成的SoC，有些甚至集成了感知、控制、驱动和电源管理4种芯片，功能强大且被替代率极低，形成了自身的技术壁垒。但反观国内车用芯片行业现状，投入大量资金在做同一件事——PIN TO PIN的现象层出不穷。短期的缺芯形势下，这些单颗芯片替代方案出量看起来不错。但待这一波紧缺缓解后，面对传统车用芯片大厂的竞争，国内芯片供应商容易陷入专利压制和价格战。对此，林政宽表示：“长远来看，解决缺芯的终极方案是行业需要差异化，拥抱创新的技术，国内芯片公司也要勇于走一条创新，同时技术壁垒高的道路。这也是我们选择高度集成SoC这一赛道的重要原因，以解决终极卡脖子难题。”深度布局芯片供应链，可与车用芯片大厂“同台竞技”？不难发现，智能座舱正在成为芯片供应商之间竞争的焦点。作为车用SoC当前应用最大的领域，智能座舱的迭代速度犹如手机一样快速，产品生命周期越来越短，竞争异常激烈。传统车用芯片大厂如恩智浦、德州仪器、瑞萨，消费芯片厂商如英伟达、高通、三星也纷纷入局。腾云芯片如何比肩国际车规芯片大厂发展，并与他们同台竞技？林政宽表示，“人才是芯片设计公司的重要灵魂”，除了他本人，公司研发团队在车规级芯片设计上也具有先天优势，如上文所言，研发团队均来自于中国台湾地区知名芯片设计公司，尤其擅长模拟、数字及功率器件的单芯片高度集成。另一方面，腾云芯片在落地人才培训计划，此次疫情确实为公司造成了诸多不方便，为了加速技术落地与产品量产，腾云芯片拓宽思路，对接高校，培养人才的同时反哺行业。林政宽称，“公司开始网课教学，招聘10-20名微电子等专业的学生，同时邀请业内知名芯片封装、制造等领域的专家，以及公司内部的骨干‘手把手’实战教学。”技术硬实力也不容小觑，腾云芯片开始布局专利，同时拥有IP库积累，经验的积累与沉淀铸就研发周期短，流片成功率高的竞争力。林政宽指出：“更为关键是的，相比那些国际大厂，我们更能深度扎根于客户需求进行差异化芯片设计，尤其针对客户痛点，灵活、快速满足他们的需求，帮助企业降低芯片采购成本并缩短产品研发周期。同时也欢迎国内车企及产业链在汽车电子芯片研发领域与腾云公司展开深度合作。”对于芯片复杂的供应链，腾云芯片也有自身的深层布局。林政宽谈到，除了单纯的芯片设计，为了突破EDA软件的限制，腾云芯片还开发了一些小型工具，相当于在三大EDA软件公司挖掘的“游泳池”旁边，开辟一条新的“泳道”；在晶圆制程上，腾云芯片则选择了竞争对手较少的BCD制程，其特点是将硅平面工艺用到功率集成上，与传统的双极功率工艺相比，BCD工艺优势显著，整合过的BCD工艺制程能大幅降低功率损耗，提高系统性能，节省封装费用，并具有更好的可靠性；在芯片封装方面，公司也在规划车规级芯片封装厂一期工程，目前已完成封装人才团队组建和设备选型。结语腾云芯片选择了一条技术壁垒高的道路，前行路上必定有不少坎坷，但未来发展前景十分可观。而且，腾云芯片优势突出，不仅具备行业内稀缺的模拟电路、数字电路以及功率器件的单芯片集成能力，还掌握了芯片制造、封装等多个环节的“独门绝技”，这些都将是公司发展路上的“制胜法宝”。
3.韩国芯片业陷人才荒 投资成为产业成功要素之一集微网消息，从数十年前的追随者，到现在领先于全球存储芯片市场，韩国无疑已经在半导体行业建立了竞争优势。然而，老龄化加速、人才短缺隐忧浮现，正成为韩国产业面临的挑战之一。据韩国时报报道，三星和SK海力士目前共占据全球70%以上的存储芯片市场。同时，三星在晶圆代工领域排名仅次于台积电。尽管如此，招聘技术熟练的人力资源变得越来越困难，因为年轻人更倾向于外科医生等职业，而不是工程师。另外，来自中国的竞争对手通过提供高薪，积极延揽关键职位的人才。韩国老龄化程度加重，劳动力萎缩对芯片行业短缺人才构成进一步挑战。尽管韩国政府一直试图通过加强监管，防止当地人才和关键数据外流，但收效甚微。曾在英特尔工作、现韩国高丽大学半导体系统工程系教授 Yu Hyun-yong在接受采访时指出，“除了监管措施，我们还需要政府开展项目，发掘优秀的人才，并使其到关键的公司工作。”同时，韩国芯片制造商也在加大投资确保人才，包括在知名大学设立半导体专业，并提供全额奖学金和就业机会。例如，三星电子于2006 年在成均馆大学启动相关项目；今年三星和 SK 海力士在延世大学和高丽大学另设新的项目。Yu Hyun-yong表示，这些专业都是临时设立的，但政府应该从长远角度提供支持。因为影响竞争力的最重要因素始终是人才。除了人才问题，这位高丽大学教授也就芯片代工市场给出了自己的的理解和建议。Yu Hyun-yong认为，虽然台积电在代工市场占据主导地位，但这并不影响韩国芯片制造商扩大布局。存储芯片在整个半导体市场的比重仅达 30%-40%。“代工市场规模要大得多，而且该领域的需求将持续增长，”他说。当前，由于晶圆厂扩产缓慢等问题，全球芯片市场供应趋紧尚未得到改善。而随着人工智能（AI）等尖端技术发展，非存储芯片需求预计也将继续增加。Yu Hyun-yong指出，在这种情况下，三星将能受益于扩大的晶圆代工事业。三星于2019年宣布，到2030年将在代工和非存储芯片领域投资133万亿韩元。今年5月三星又将这一投资额大幅调高至171万亿韩元（合1461亿美元）。此外，英特尔早前宣布将斥资200亿美元建造新芯片厂，台积电也在3月表示将投资1000亿美元扩充产能。Yu Hyun-yong进一步指出，其他代工厂的产能也是芯片设计公司想要争取的，因为他们正寻求更低的服务价格。除了已经宣布投资的代工厂外，也有一些厂商正在观望。SK海力士副会长朴正浩在5月表示，该公司正在研议将代工产能翻番的方法，包括扩大当地设施以及收购海外制造商。。SK海力士在2017年成立的晶圆代工事业部SK海力士系统IC（（SK Hynix System IC）），目前仅占SK集团营收的2%。不过，Yu Hyun-yong称现在是 SK 进行代工投资的时候了。他认为，要取得技术竞争力，长期投资有其必要性，所以现在是时候了。对于SK海力士来说，成功的并购将至关重要，毕竟这个领域的后进者不仅要确保生产设施，还要取得关键技术。他强调，这并不只是争抢商机而已，而是攸关国家层面的竞争力问题。在经历了影响全球汽车和智能手机生产的芯片供应中断后，对于寻求稳定供货来源的主要经济体来说，芯片制造能力至关重要。Yu Hyun-yong说， 多年前，英特尔生产过手机芯片，但当时该公司倾向于生产利润更高的CPU。如今大环境转变，促使英特尔重启晶圆代工业务，不仅是因为当前市况，还有其内部危机感的原因。英特尔已经在新工艺节点上落后台积电和三星电子。（校对/隐德莱希）
4.SemiWiki：ASML是英特尔追上台积电的“救世主”集微网消息，日前,知名半导体分析机构SemiWiki撰文分析了英特尔公司的发展前景,认为光刻机供应商ASML对英特尔的未来至关重要。
文章认为，如果英特尔有任何希望从台积电手中夺回“后摩尔定律竞赛”的领先地位，那么它迫切需要 ASML 的帮助。目前，台积电在 EUV 工具数量和经验方面（这是先进技术节点的关键）遥遥领先于英特尔。如果台积电和英特尔以相同的速度购买工具和技术，台积电将保持领先地位。当年 ASML 在EUV技术拓展上苦苦挣扎之时，EUV的技术确实进展缓慢且前景并不明朗，他们正在寻找一个早期敢于吃第一个螃蟹的客户来冒险尝试，并说服业界EUV是真实可行。当时，三星、台积电和英特尔都没有签署EUV协议，并对其持非常怀疑的态度。没有人愿意第一个做出承诺。台积电之前有一句名言，说他们永远都不会做EUV的实验品。然后苹果改变了这一切，告诉台积电，他们需要EUV以获得更好的芯片性能，苹果为此开出了不菲的支票。ASML 与台积电管理层进入了一个房间并达成协议，台积电几乎在一夜之间从一个EUV的不相信者进行了彻底转变。台积电从“永远不会使用EUV”变成其最大的客户和用户（由苹果提供资金）。剩下的事情我们就都知道了。由于台积电较早的采用EUV技术，这帮助他们在过去几年中领先于英特尔和三星。当然，这也得益于英特尔的生产滞后。文章分析，当然有可能，台积电在没有EUV的情况下也能领先，但EUV确实让加速了台积电对英特尔和三星的领先，并造成了今天延长摩尔定律极限的领先优势。如今，业界出现了另一个类似的拐点，即第二代 EUV 技术——高NA EUV光刻设备。与第一轮 EUV 类似，业界也存在犹豫，ASML需要另一个早期采用者来推动行业发展。事实上，业内大多数半导体企业貌似没有对高NA EUV的市场需求。显然，在英特尔全力支持高NA EUV 技术时，ASML和英特尔之间进行了一些幕后讨论。如果 ASML 任命英特尔为高 NA EUV 客户以换取其承诺，并且作为其奖励，英特尔优先于台积电获得工具使用权，那么这可能是让英特尔在“摩尔定律游戏”中领先于台积电的不同之处。文章指出，这当然会有很多风险，但英特尔不得不承担风险，因为他们别无选择。高NA会奏效吗？它会明显优于目前的EUV吗？它能及时交货吗？与台积电相比，它的优势是否足够大?如果这些问题的答案都是肯定的，那么英特尔可能会大获全胜。如果不是，英特尔可能会保持落后地位，永远追不上台积电。当然，英特尔还需要做很多其他的事情，比如新的晶体管设计等等，但如果他们不能以领先的光刻设备回到摩尔定律你追我赶的赛道上，那么这些都没有什么意义。也许英特尔应该从“投资者”转型为“被投资方”。早在2012年，ASML在EUV技术上就陷入了困境，需要一些资金帮助来完成技术并展示客户的支持。客户也在强力推动18英寸的晶圆工具和高需求的DUV工具，所以当时的ASML忙得不可开交，就像如今的英特尔一样，它需要金钱的帮助。英特尔、三星和台积电分别向ASML投入了大量资金。英特尔投资并持有ASML 15%的股份、台积电5%、三星3%。在ASML的股票因EUV上涨后，这三家公司都因抛售ASML股票而赚了一大笔钱。英特尔赚到了足够多的钱以购买所需的所有 EUV 工具。英特尔从其 ASML 投资中获得的利润重新支撑了其疲弱的表现。这对ASML和英特尔、台积电和三星来说是一笔意义重大的交易。这是一个真正的双赢，有助于EUV的行业采用。现在看起来情况发生了巨大的变化， ASML 火了，英特尔则需要帮助。ASML的市值现在比英特尔高 50%。
5.Silicon Labs成立专门小组,研究全球半导体供应链短缺集微网消息，近日Silicon Labs 宣布成立 “Works With 2021” 小组,讨论全球半导体短缺问题。小组成员来自全球半导体联盟 (GSA)、先进半导体工程 (ASE, Inc.)、Arrow Electronics 和 Silicon Labs公司内部。小组讨论将由 EETimes 主持，并将探讨导致当前半导体短缺动态、供应链的重要性以及预防未来产业链中断的策略。
Silicon Labs 总裁Matt Johnson说：“芯片短缺使半导体成为人们关注的焦点。2021 年，Silicon Labs 正在汇集来自整个行业的不同观点来讨论未来的道路。该行业需要共同应对逆风，并将新思维应用于供应链。”Silicon Labs 表示，半导体短缺影响了无数行业，并将半导体带到了全球政策对话的前沿。（校对/小山）
6.各大EDA巨头都在干什么？——涌动的AI浪潮 !本文作者：YMIJW电子设计自动化（EDA）始于 1980 年代初，数十年来，电子设计自动化软件一直在提高半导体设计生产力，而今天的EDA 工具已融入现代芯片设计的方方面面。EDA作为支撑集成电路产业的基础与工具，伴随摩尔定律的演进、芯片设计规模的增大、制造工艺复杂度的攀升以及产品成本与上市时间的压力，为现代EDA业带来了巨大挑战。 
为应对挑战， 现代EDA 都在将 AI/ML 技术应用于集成电路研究，应用到芯片及系统设计和工艺中。 因人工智能、机器学习的发展，使得集成电路设计方法学发生了颠覆性的变革，由基于传统的分析和优化技术的集成电路“辅助”设计方法学向以数据驱动机器学习为重要手段的集成电路“智能”设计方法学演变。EDA运用人工智能和机器学习体现在：数据快速提取模型、布局中的热点检测、布局和布线、电路仿真模型、性能、功耗、面积（PPA）的优化决策，从常规的经验模型向基于深度学习的训练和推理模型转变。相应地，人工智能和机器学习引发了人们对结合二者来解决 EDA和芯片设计制造的任务的更多兴趣。而新一代集成人工智能技术的电子自动化设计工具，将能够在降低开发成本、缩短投放市场的时间、提升性能、增加良率等方面发挥巨大作用，可以说，人工智能驱动的电子设计自动化将重新定义芯片设计和制造！一、SYNOPSYS据悉，三星正在使用人工智能来设计Exynos芯片组，这些芯片组将用在三星和其他厂商的下一代智能手机当中。而三星使用EDA厂商新思科技（Synopsys）提供的AI功能——DSO.ai——来构建即将推出的 Exynos 移动 SoC。新思科技董事长Aart de Geus 博士表示，DSO.ai是第一个用于处理器设计的商业AI软件。业内专家则认为，Synopsys的DSO.ai工具可以加速芯片开发 。依托Synopsys 数十年构建芯片设计工具的经验提供了丰富的训练模型数据集，人们有理由对人工智能改进芯片设计的长期潜力持乐观态度。
在 Hot Chips 2021 上，Synopsys还宣布了一项雄心勃勃的计划，旨在开发一套完全集成的、依赖人工智能的EDA 工具。这些工具有望降低芯片开发成本、缩短上市时间、提高性能并提高成品率。因现代芯片的物理设计是一个昂贵且困难的过程，随着制程越来越小，IC设计成本也在不断攀升。如今，开发新的 CPU 或 GPU 架构需要数年时间，而设计芯片的物理实现可能需要大约 24 个月或更长时间。据 IBS 称，设计 3nm 器件的成本从 5 亿美元到 15 亿美元不等，工艺开发成本从 40 亿美元到 50 亿美元不等，而一家晶圆厂的运营成本在 150 亿到 200 亿美元之间，并非所有公司都能负担得起这样的成本。但是，Synopsys 表示，通过使用支持 AI 的设计工具可将这些成本减少多达 50%，并将开发时间减少几个数量级。 芯片设计是一项极其复杂的工作，以至于只有少数公司在这个领域取得了成功。但如果设计一个芯片不那么困难呢？人工智能会成为实现这一目标的部分解决方案吗？这就是 Synopsys 首席执行官 Aart de Geus 博士在Hot Chips 2021 主题演讲中提出的问题。“现在每个垂直市场都在投资人工智能，以变得更聪明、更高效、更有效。”他说，“人工智能可以设计芯片吗？答案是肯定的。”
除上述合作案例之外，据悉新思科技还与瑞萨电子（Renesas）合作，将DSO.ai设计系统引入先进汽车芯片设计中，DSO.ai已被证明可自动收敛到性能、功耗、面积（PPA）目标，从而可提高设计团队的整体效率。在传统的EDA计算范式和设计方法论之外，AI已向我们展示了一种新的思路和解决方案，我们期待依赖人工智能的、高度整合的EDA工具更加强大，甚至成为工程师的伙伴 !二、CADENCEEDA巨头 Cadence 今年7 月宣布推出 Cadence Cerebrus Intelligent Chip Explorer——首款创新的基于机器学习（ML）的设计工具。Cerebrus 和 Cadence RTL-to-signoff 流程强强联合，为高阶工艺芯片设计师、CAD 团队和 IP 开发者提供支持。据悉，与人工方法相比，将工程生产力提高多达 10 倍，同时最多可将功耗、性能和面积结果改善 20%。Cerebrus 为客户带来的优势包括：增强的机器学习 、机器学习模型复用、可让工程师同时为多个区块自动优化完整的 RTL-to-GDS 流程以提高整个设计团队的工作效率、大规模分布式计算以及易于使用的界面等。
5G通信、自动驾驶、超大规模计算和IIoT 驱动着产品快速迭代，迫切需要更自动化的芯片设计。而易于访问的分布式计算和机器学习计算机科学的最新进展为下一个芯片设计生产力突破提供了必要的技术。Cadence 的 Cerebrus Intelligent Chip Explorer 利用这种大规模分布式计算能力和独特的强化学习引擎，结合 Cadence 数字全流程解决方案，可更快地提供更好的 PPA。据介绍，Cerebrus AI工具缩短了 5nm 和 3nm 芯片的开发时间，并已被瑞萨电子和三星代工厂使用。
在今年6月举办的Cadence LIVE Americas大会上，Cadence 首席执行官 Lip-Bu Tan先生推出了新型Allegro X 设计平台，总裁Anirudh Devgan 博士在他的主题演讲中更详细地介绍了 Allegro X。他提及，一个现代的基于电路板的高性能系统不仅涉及电路板，还涉及电缆和连接器、信号完整性、热分析、射频、多个设计组和整个设计工具组合， Allegro X首次为系统设计统一了原理图、版图、分析、设计协作和数据管理。借助Allegro X平台，可利用云计算资源合成全部或部分的PCB设计。并且，创新的机器学习(ML)技术在完成架构师和SI/PI工程师指定的PDN设计、器件布局与信号连接的同时，可同步优化设计的可制造性及SI/PI设计需求。
三、SIEMENS EDA在收购Mentor之后， 西门子EDA于2019 年 5 月 宣布推出人工智能/机器学习 (AI/ML) 开发套件，为 Calibre 工具增加 AI/ML 功能，以加快更智能的 IC 创新。此外，该公司的 Catapult 软件高级综合（HLS）工具包和生态系统旨在帮助客户快速启动机器学习 IC 架构的开发。同时，西门子EDA 在整个 Calibre 平台上增加了 AI / ML 基础设施，并推出了两种AI / ML技术，即Calibre Machine Learning OPC（mlOPC）和LFD with Machine Learning。这两种技术都可以利用机器学习使软件获得更快、更准确的结果。Catapult HLS AI工具包可帮助开发人员使用基于AI/ML的加速器进行边缘应用。该套件基于HLS C++，提供了对象检测参考设计和IP，可帮助人员设计快速找到神经网络加速器引擎的最佳功率、性能和区域实现。该方案还包括一个完整的设置，用于构建 AI / ML 演示器平台，在 FPGA平台上提供实时 HDMI 馈送。同时，新的Calibre mlOPC产品的OPC运行时间提高了3倍，实现高达75％的OPC运行时间。
人工智能和机器学习为EDA厂商打破效率瓶颈提供了有效的武器。在计算光刻中，西门子 EDA的软件采用了机器学习，能用3倍的速度以纳米级的准确度来预测OPC（Optical Proximity Correction，光学邻近效应校正）输出，在LFD制造中，还能预测产量限制因素和制定设计准则。在深度数据分析中使用机器学习以后，西门子EDA的Solido软件能进行变化性可感知的设计和特征提取，而在由诊断驱动的产量分析中，基于机器学习的软件YieldInsight则可以大大提高客户FinFET设计的良率分析能力。
四、ZUKEN可以说，机器学习为解决 PCB 设计中的布线和元件放置挑战提供了重要机会。日本软件公司Zuken同样关注PCB设计的人工智能和机器学习。Zuken当前的研发方法包括建立一个自动学习系统，如 Deep Mind 项目 AlphaGo Zero，并正在评估如何衡量路由成功，因为对于任何给定情况，人们对最佳路由解决方案的看法可能大不相同。 云计算、大数据、增强现实和AI正在为寻求创造更智能机器和流程的制造商提供新的机会。Zuken 有持续的研发计划，专注于利用这些领域的最新进展开发新的应用程序。 五、ANSYS Ansys 宣布将名为“KNN（K-Nearest-Neighbor）”的机器学习算法应用于 EM（Electro Migration）签核工具，该工具可验证电流是否流动甚至适用于 EDA产品。芯片电流若过于集中在同一处，会引发问题，一如超载路段的道路容易受损。KNN 利用机器学习技术，自动检查电流是否平均，Nvidia 设计的 GPU 就用 KNN 加以检查。 “根据学习水平，人工智能可以更准确、更快地捕捉问题，而无需任何人的帮助。” Ansys 半导体部门首席技术师 Norman Chang 说, “看到 NVIDIA 成功案例的韩国客户对我们的技术表现出高度的兴趣。”全球半导体企业对人工智能设计表现出浓厚兴趣的原因在于生产成本。由于一旦工艺变得更精细，可以从单片晶圆中提取的芯片数量会增加，因此需要降低生产成本。六、国内EDA厂商：华大九天、芯华章、芯和国内EDA企业在AI技术应用方面也有建树。华大九天Empyrean Qualib-AI 工艺及单元库分析验证方案，是一款对IP核和Standard Cell进行质量验证的产品，对提升工艺评估及设计质量起到了很好的作用。经过实践，华大九天实现了AI在IP核质量验证上的落地，IP核 timing arc 验证周期从数周降低到1天，arc预测精度达到99%以上，大幅提升了验证效率 。Qualib-AI产品曾在 DAC 2019上展出，已被全球领先芯片设计公司采用并作为其IP核质量验证的标准设计流程。
EDA新锐芯华章则以新一代人工智能算法、机器学习与云计算等前沿技术为依托，重构集成电路验证系统的底层运算架构， 以期突破现今验证技术在验证效率、工具扩展性、设计可适配性、低功耗、功能安全等挑战，提升芯片研发效率，带动EDA向智能化发展。
国产EDA领军企业芯和半导体的PDK自动建模平台iModeler基于Supervised Machine Learning引擎（XMLE）打造，支持先进工艺中电感、电容、传输线和变压器等主要器件的高精度建模、正向查找和反向综合等功能，以先进的AI技术帮助模拟/射频工程师找出最优设计方案并快速实现设计收敛。
七、芯片大厂走在前列——NVIDIA
英伟达（NVIDIA）使用了多种人工智能技术，包括强化学习 (RL) 和遗传算法，以通过其 NVcell 工具增强其先进技术节点中的标准单元布局。
在今年12月即将召开的设计自动化会议（DAC）的一篇预印论文中，Mark Ren、Matt Fojtik和Brucek Khailany的团队开发了一种被称为NVCell的自动标准单元版图生成器，可为先进技术节点的行业标准单元库中92%的单行单元生成面积相等或更小的版图。NVIDIA 于 2020 年9 月在 IEEE Micro上刊载了一篇题为“用机器学习加速芯片设计”的文章。该文章总结了 NVIDIA 在 AI for EDA 领域的研究工作，并提出了人工智能辅助芯片设计的一些设想，文章回顾了在自动设计空间探索、功耗分析、VLSI 物理设计和模拟设计领域应用深度卷积神经网络和基于图神经网络等技术的研究，并提出了人工智能辅助自动化芯片设计工作流程的未来愿景，以帮助设计人员提高生产力并自动执行优化任务。八、互联网大厂走在前列——GOOGLE 谷歌多年来一直在研究使用机器学习系统帮助工程师设计新一代机器学习芯片。谷歌工程师表示，算法设计的芯片质量和人工设计“相当”甚至“还要更好”，但完成速度要快得多。谷歌表示，人工智能可以在不到6小时的时间内完成人工需要数月时间完成的芯片设计工作。谷歌员工发表在今年六月《自然》杂志的一篇论文证实此类研究已经应用于商业产品。目前谷歌已开始用人工智能设计自家的TPU芯片。据悉，TPU芯片是应用于人工智能的芯片，专门针对人工智能计算进行了优化。“我们的方法已经用于生产设计新一代谷歌TPU。”谷歌研究科学家、论文作者阿扎莉亚·米尔霍塞尼(Azalia Mirhoseini)和安娜·戈尔迪(Anna Goldie)写道。这家科技巨头的工程师在论文中指出，这一突破可能对半导体行业产生“重大影响”。
谷歌的芯片设计算法并没有发生什么戏剧性的变化，但它的平面图仍然与人类创建的平面图完全不同。子系统不是整齐排列在芯片上的组件，而是看起来几乎随机散布在硅片上。Nature 的插图显示了差异，左侧是人类设计，右侧是机器学习设计。
多年来我们已经知道人工智能可以在围棋、星际争霸等游戏中击败人类。然而，人们普遍认为人工智能在设计事物方面无法击败人类，但事实并非如此。在设计芯片时，布局布线费时费力要求高，版图上所有物理部件包括CPU、GPU 和内存等组件的位置摆放都会对芯片功耗、性能和面积产生巨大影响，即使对于技术水平高且技术娴熟的工程师来说，恰到好处地完成设计需要时间，但如果可以训练人工智能来做到这一点，那么可以大量节省时间和成本。 九、FPGA大厂走在前列——XILINXFPGA厂商也不甘寂寞，Xilinx推出了 Vivado ML 版本，这是业界首个基于机器学习 (ML) 优化算法以及基于其高级设计流程的 FPGA EDA 工具套件，可显著节省设计时间和成本。与当前的 Vivado HLx 版本相比，Vivado ML 版本的编译时间缩短了 5 倍，复杂设计的结果质量 (QoR) 平均提高了 10%。基于机器学习的优化 Vivado ML 版本支持基于 ML 的算法来加速设计收敛。该技术具有基于 ML 的逻辑优化、延迟估计和智能设计运行，可自动执行减少时序收敛迭代的策略。通过提供一键式方法来积极改进时序结果，生成 QoR 建议，并提供专家级质量结果，同时减少用户分析——尤其是对于难以完成的设计。Xilinx 还引入了抽象 Shell 的概念，它允许用户在系统内定义多个模块以进行增量和并行编译。与传统的完整系统编译相比，这使平均编译时间减少了 5 倍，最多减少了 17 倍。Abstract Shell 还通过将设计细节隐藏在模块之外来帮助保护客户的 IP，这对于 FPGA 即服务和增值系统集成商等应用至关重要。此外，Vivado ML Editions 改进了与 Vivado IP Integrator 的协作设计，从而使用新的“块设计容器”功能实现模块化设计。此功能促进了基于团队的设计方法，并允许采用分而治之的策略来处理多站点合作的大型设计。动态函数交换 (DFX) 等独特的适应性功能通过在运行时以无线方式动态加载自定义硬件加速器，可以更有效地利用芯片资源。十、制造大厂走在前列——TSMC不仅仅是EDA和芯片设计尝试人工智能，芯片制造企业也参与其中。在 2017 年国际物理设计研讨会（ISPD）上，台积电在报告中介绍了 ML Design Enablement Platform机器学习设计支持平台， 将允许设计人员创建自定义脚本，以用于其它设计。将机器学习应用于复杂的物理设计问题 ，包括布局布线机器学习实验、特征提取与卷积神经网络数据映射等。基于机器学习的设计解决方案利用重要的统计特征消除人为和固定模型的主观偏见，通过采用ML Platform预测设计改进。
十一、初创企业锐意进取——MOTIVO和壁仞科技不仅芯片大厂加速AI技术运用，初创企业也参与其中。2021年8月12日，人工智能芯片设计和数据分析解决方案开发商 Motivo宣布筹集了 1200 万美元的 A 轮融资，由英特尔资本牵头，其他新投资者包括Storm Ventures 和 Seraph Group 以及 Inventus Capital 的参与以及其他现有投资者，其中包括多名 IC 行业高管。此次融资是在早期的 800 万美元种子轮融资之后进行的，使得总融资额达到 2000 万美元。Motivo 联合创始人兼首席执行官 Bharath Rangarajan 博士在芯片行业工作了 30 年，对芯片设计和制造流程有深刻的理解。 通过这轮超额认购的融资，Motivo 将大踏步地实现其愿景，将人工智能用于设计过程，在生产周期中更快、更准确地将芯片推向市场，并提高下一代芯片的良率 。国内明星初创企业壁仞科技最近也发布了“学习方法在数字芯片设计中的应用”一文， 讲述ML方法在芯片设计领域的应用，介绍了在芯片开发过程中，ML方法在整体解决或者辅助芯片工程人员解决各类问题中大量的尝试。文章分别介绍了架构、软件、硬件、系统开发中一些应用的机器学习的方法和实例，包括硬件开发中从逻辑设计/验证、逻辑综合、可测性设计、布局规划、布局、时钟树综合、布线、物理验证等，通过使用机器学习能够解决跨流程多目标联合优化问题，不单单局限于某一个流程或者问题，使用机器学习和深度学习两种技术融合来解决实际问题也取得了很好的效果 。
十二、海内外学研机构参与亮眼
位于伊利诺伊大学厄巴纳-香槟分校（UIUC）的机器学习实现先进电子研究中心 (CAEML) ，其任务是通过创建机器学习算法来推导用于电子设计自动化的模型，从而实现微电子电路和系统的快速、准确设计和验证。CAEML 联合了大学和行业机构，包括北卡罗来纳州立大学（North Carolina State University）和佐治亚理工学院（Georgia Institute of Technology）， 2021 年的行业成员包括ADI、HPE、IBM、Intel、Samsung等八家机构。CAEML在研项目包括使用机器学习的网表到 PPA 预测、用于电路老化（包括随机效应）的高效计算仿真的 RNN 模型等十二个项目，已经完成的研究项目包括用于微电子电路和系统行为建模的模块化机器学习、通过机器学习重用IP、使用深层网络检查设计规则等十二个项目。新加坡科技研究院 A*STAR在AI 芯片设计方面也开展了工作。A*STAR的研究人员开发了一个 AI 芯片设计平台Smart IC Design with Learning Enablement (SMILE)，该平台具有加速设计优化、 缩短 IC 设计周转时间并将生产力显著提高优势，并可实现快速 IP 开发。即使在没有经验丰富的设计师的情况下，它也可以实现加速和自动化的设计收敛。 为了证明其有效性，该平台已在 A*STAR 实验室内部部署，研究人员能够在一天之内展示出与最佳人工优化设计相比，经过硅验证的性能提升了两倍。 开发的能力是深度学习和电路设计的交叉点。它结合了A*STAR微电子研究所 (IME) 的集成电路设计和电子设计与自动化 (EDA) 专业知识，以及信息通信研究所的 AI 算法。卡内基梅隆大学、Cadence 与 NVIDIA 共同参与了IDEA项目，旨在利用先进的机器学习技术为 SoC 和系统封装（SiP）和 PCB 打造统一平台，开发完整的智能设计流程，进一步实现更加自动化的电子设计能力。Cadence、与NVIDIA 和卡内基梅隆大学成立了MAGESTIC 研发项目，开发由设计端所驱动的产品，为系统设计奠定基础。在国内，清华大学计算机科学与技术系与北京航空航天大学计算机学院老师在发表的文章中，描述了在开源的 DREAMPlace 算法的基础上提出并实现了一种基于深度学习的可布线性驱动布局算法 DrPlace算法模型，在总体上设计并实现了布局器的整体框架, 集成了基于深度学习的可布线性驱动总体布局、可布线性驱动的合法化和详细布局。在总体布局过程中, 在目标函数中加入了引脚密度函数, 并实现了基于 GPU 的引脚密度的关键内核。北京大学计算机科学技术系老师研究基于机器学习的设计自动化，利用深度学习改进传统布局布线算法。目前卷积神经网络（CNN）在热点检测中起到越来越重要的作用，但是在芯片设计制造过程中标签数据获取的代价是比较高的，复旦大学陈建利老师团队对此进行了研究，他们采用主动学习框架减轻对标签的需求。主动学习的一个重要步骤是筛选采样出最有用的信息到训练集，这个过程也带来了训练标签的制作成本。以往对数据采样的研究主要针对两个问题，分别是数据的不确定性和数据的多样性，他们在论文中提出了一种新的基于模型校准的批模式选择算法，通过计算指标熵值评估包含信息量，根据包含信息量协调不确定性和多样性对采样结果的影响以获得更好的模型。广东工业大学微电子学院有集成电路AI EDA团队开展工作，他们在EDA参数空间探索以及传统布局布线方面进行了有益的研究。西南交大信息学院邸志雄老师重点研究芯片物理实现算法，团队在“集成电路EDA设计精英挑战赛”中荣获三次全国一等奖。团队提出了芯片布局阶段合法化算法与布线算法，将图神经网络引入可布线性预测中，该模型可在小规模数据集实现较高的泛化性能，可有效提升布局算法质量，改善芯片布局，进一步证明了图神经网络在传统EAD算法领域有其独特的优势。电子科技大学、东南大学等高校在EDA人工智能和机器学习方面也开展了相关工作。十三、学术资源 清华大学汪玉教授团队联合香港中文大学 Bei Yu 教授组对机器学习技术在电子设计自动化领域应用的全面性回顾，为读者了解该领域提供了一份非常好的学习指南，针对该主题撰写的这篇 44 页的综述文章Machine Learning for Electronic Design Automation: A Survey，被 ACM TODAES 期刊录用。
Springer在2019年上架了《Machine Learning in VLSI Computer-Aided Design》（VLSI CAD中的机器学习），该书为读者提供了有关在超大规模集成电路（VLSI）的计算机辅助设计使用机器学习框架、方法、算法和技术的最新信息，涵盖的范围包括光刻、物理设计、成品率预测、硅后性能分析、可靠性和故障分析、功率和热分析、模拟设计、逻辑综合、验证和神经形态设计中使用的各种机器学习方法。可以说，超大规模集成电路的计算机辅助设计在充分利用机器学习技术以自动化进行最先进芯片的设计、验证和实施方面也走在了前列。
致谢！感谢EDA及IC Design的企业家和资深工程师以及业内同仁、高校老师们的指点和指正！ 
