基于双内存的图形采集卡的设计

    摘要：提出一种新的图像采集卡的设计方案，它采用两片存储器交替使用，使得图像采集和计算机读取图像数据可同时进行，提高了图像质量。分析了一般图像采集卡的缺陷，给出了新的图像采集卡的设计思想和原理。

    关键词：图象采集  上内存  计算机

    数字图像处理技术在许多领域得到愈来愈广泛的应用。微机图像处理系统以其使用灵活、性能价格比高而在医疗、气象、工业视觉等领域获得广泛应用。在工业控制中一般采用摄像头得到现场的图像，而现在摄像头输出的信号多为模拟信号。为了实现摄像头和计算机的接口，必须采用图像采集卡。

    但是现在市面上的图像采集卡往往数据采集和数据读取不能同时进行，这给编程和实时控制带来很大的麻烦。本文提供的图像卡解决了这个问题，它采用两片存储器，计算机读取的内存和图像采集所用的内存交替使用，使得图像采集与计算机读取数据可同时进行。

    本文先分析了一般图像采集卡的缺陷，然后给出了新的图像采集卡的原理和设计思想。由于本图像采集卡基于全电视信号，所以有必要先来简要地介绍黑白全电视信号。

１ 全电视信号及其原理

    黑白ＣＣＤ摄像头经过光电转换将图像（光信号）转变为电信号，其最终输出信号就是黑白全电视信号。它主要由图像信号（视频信号）、复合消隐脉冲和同步脉冲组成。

    电视信号其极性可分为正极性和负极图像信号。若图像最亮时，对应其信号电压的幅度最大，则该信号称为正极性信号；反之为负极性信号。这里采用负极性信号。将图像信号送到视频放大器中进行放大、处理，同时加入同步机送来的行、场同步脉冲和行、场消隐脉冲，就形成了全电视信号。

    消隐脉冲主要用于消除行场扫描逆程时产生的回扫线，同步脉冲保证收端与发端的扫描点应有一一对应的几何位置。

    由于场同步期间没有行同步信号，这会影响在整个扫描过程中的严格同步。为了解决整个问题，采取在场同步脉冲中开槽的方法用以替代同步信号。场同步前后两倍行频的脉冲称为均衡脉冲。

    电视标准规定，全电视信号的幅度比例是：若以峰值白电平到同步电平作为１００％，则峰值白电平到消隐黑电平的值为７５％，峰值白电平为０％，图像信号介于白与黑电平之间。

    信号如图１所示，从时间上看，每秒传送２５帧图像，每帧６２５行；隔行扫描时每秒５０场，每场３１２．５行。每一行的周期为６４μｓ其中图像占５２．２μｓ，行消隐占１１．８μｓ。行同步脉冲为４．７μｓ，它比行消隐延迟１．３μｓ。每一场的周期为３１２．５Ｈ＝２０ｍｓ，其中场消隐信号占２５Ｈ＋１行消隐信号，即等于１６００μｓ＋１１．８μｓ。均衡脉冲的宽度为２．３５μｓ，周期为半行，共１２个前６个，后６个。场同步脉冲的宽度为２．５Ｈ的时间即１６０μｓ。场同步脉冲有６个槽脉冲，其宽度为４．７μｓ。

    在全电视信号中，把奇数场同步信号的前沿作为一场的起点，第１、２、３行是场同步信号，第４、５、６行是后均衡脉冲，７～２２行还是场消隐信号，该场消隐信号从前场６２３行开始，因此，整个消隐信号是２５行加一个行消隐的时间。图像信号从２３行出现到３０９．５行止，共２８７．５行，这就是第一场或称奇数场。从３０９．５行开始又是下一场的场消隐信号及前均衡脉冲，在３１２．５行出现下一个偶数场的同步脉冲，奇数到此结束，偶数场开始。一个奇数场加上一个偶数场合在一起称为一帧。

２ 一般图像采集卡的原理

    一般图像采集卡的结构如图２所示。

    首先对视频信号进行预处理和同步分离。预处理主要是进行放大、亮度、对比度调节、信号限幅（保护Ａ／Ｄ）。同步分离电路主要是分离出信号中的行同步和场同步信号，供采集卡的时序电路使用。然后由高速的Ａ／Ｄ转换器把处理后的视频信号转化为数字信号，在时序电路的控制下写入存储器。

    但这样的采集卡有一个问题，数据采集和数据读取不能同时进行。不妨设奇数场扫描期间，每采样一次就将Ａ／Ｄ转换的结果存入存储器，在偶数场期间，计算机将存储器中的数据读入计算机。但是，由于在计算机读存储器时，Ａ／Ｄ转换的结果并不能同时写入该片存储器，即存储器不能同时进行读和写两种操作，所以会丢掉偶数场的信息。

３ 基于双内存的图像采集卡的设计

    为了解决这个问题，这里用了两片存储器进行交替工作。当给其中一片存储器写数据时，计算机读取另一片存储器的数据，反之亦然。这种采集卡的框图如图３所示。下面对各部分电路进行介绍。

    （１）预处理电路：实现把标准的全电视信号转化为０～５Ｖ模拟信号，并具有亮度调节、对比度调节等功能。放大器用的运放采用宽带运放ＬＭ３１８。

    （２）同步分离电路：为了将数字化后的图像信号存入相应的帧存储器，必须获得行同步信号和场同步信号。由于同步信号的幅度最大，占全电视信号幅度的７６％～１００％的电平范围，可根据这一特征采用幅度分离法先将复合同步信号分离出来。又因为场同步脉冲的宽度为１６０μｓ，远大于行同步脉冲的宽度４．７μｓ，这样又可在已分离出的行、场复合同步信号中 进一步分离出行同步和场同步出来。

    （３）Ａ／Ｄ转换器：图像采集卡中的Ａ／Ｄ转换器选用８ｂｉｔ高速视频转换芯片ＣＡ３３１８ＣＥ完成。它的最高转换速率可达１５ＭＨｚ。由前面的黑白全电视信号的分析可知，每一行图像约５２．２μｓ，本卡在电视信号每行的行正程期间需采样５１２点，采样时钟约为１０ＭＨｚ．因此选用ＣＡ３３１８ＣＥ 完全符合要求，只需将其采样率选在１０ＭＨｚ即可。

    （４）控制电路：控制电路的核心器件是一片通用逻辑门阵列ＧＡＬ２０Ｖ８。该电路产生帧存储器的读信号ＭＥＭＲ１、ＭＥＭＲ２和写信号ＭＥＭＷ１、ＭＥＭＷ２以及图像采集卡所需的工作状态信号ＰＣ／ＬＯＣＡＬ和！ＰＣ／ＬＯＣＡＬ，电路原理如图４所示。Ｕ３３是一片ＧＡＬ２０Ｖ８，它工作在简单模式，管脚１８～２２配置成输出，其它配置成输入。１～６管脚接ＰＣ机的地址线ＰＣ＿Ａ４～ＰＣ＿Ａ９，７～１０管脚接ＰＣ机的地址线ＰＣ＿Ａ１６～ＰＣ＿Ａ１９，管脚１１接系统时钟ＣＬＫ，管脚１３接ＰＣ机的ＰＣ＿ＩＯＷ信号，管脚１４接ＰＣ／ＬＯＣＡＬ信号，管脚１５、１６分别接行消隐和场消隐指示信号Ｈ＿ＭＲ和Ｖ＿ＭＲ，管脚１７接ＰＣ机的读存储器信号ＰＣ＿ＭＥＭＲ，管脚１８、１９输出帧存储器ＲＡＭ１的写信号ＭＥＭＷ２和读信号ＭＥＭＲ２，２０、２１脚输出存储器ＲＡＭ１的写信号ＭＥＭＷ１和读信号ＭＥＭＲ１，２２脚输出信号ＰＣ／ＬＯＣＡＬ＿ＣＬＫ作为触发器ＯＰ６Ｂ的时钟，２３脚接ＰＣ机的ＰＣ＿ＡＥＮ信号。

    控制电路还要产生ＰＣ／ＬＯＣＡＬ信号。该信号必须由ＰＣ机控制。在这里，ＰＣ／ＬＯＣＡＬ作为ＰＣ机Ｉ／Ｏ口的最低一位，口地址是２２０Ｈ～２２ＦＨ，ＰＣ机只需向２２０Ｈ～２２ＦＨ任意地址写１或０即可以将ＰＣ／ＬＯＣＡＬ设置为１或０。Ｉ／Ｏ口地址的译码由Ｕ３３完成，可以用ＡＢＥＬ语言描述如下：

    ＩＯＣＳ＝！（！ＰＣ＿Ａ４＆ＰＣ＿Ａ５＆！ＰＣ＿Ａ６＆ＰＣ＿Ａ７＆！ＰＣ＿Ａ８＆ＰＣ＿Ａ９＆！ＰＣ＿ＡＥＮ

    ＰＣ／ＬＯＣＡＬ＿ＣＬＫ＝ＩＯＣＳ＃ＰＣ＿ＩＯＷ

    ＩＯＣＳ是端口的选通信号，低电平有效。当ＰＣ机的地址线ＰＣ＿Ａ９～ＰＣ＿Ａ４为１０００１０时，ＰＣ＿ＡＥＮ为低电平ＰＣ＿ＡＥＮ为高电平时指示ＰＣ机处于ＤＭＡ状态时，ＩＯＣＳ有效。ＰＣ／ＬＯＣＡＬ＿ＣＬＫ由ＩＯＣＳ和ＰＣ机的Ｉ／Ｏ口写地址ＰＣ＿ＩＯＷ相或产生，当端口未选中时，它一直是高电平；当端口被选中后，由ＰＣ＿ＩＯＷ产生一个上升沿。ＰＣ／ＬＯＣＡＬ＿ＣＬＫ的上升沿将触发ＯＰ６Ｂ，将ＰＣ机的最低一位数据线ＰＣ＿Ｄ０锁存，产生ＰＣＬＯＣＡＬ和！ＰＣＬＯＣＡＬ。

    当帧存储器的地址由ＰＣ机产生时，需要译码逻辑。ＰＣ机低于１Ｍ的内存空间分配如表１所示。为了不发生地址冲突，从表中可知，可以把Ｄ００００Ｈ～ＤＦＦＦＦＨ空间作为帧存储器的映射地址。这部分译码工作也由Ｕ３３完成，用ＡＢＥＬ语言描述：

表1 微机低端内存空间分配

内存区域内  容A 0000～AFFFFEGA显示内存B 0000～B7FFF单色显示内存B 8000～BFFFF彩色显示内存C 0000～C7FFF图形BIOSC 8000～EFFFF无F 0000～FFFFF系统BIOS

    ＭＥＭＣＳ＝！（ＰＣ＿Ａ１９＆ＰＣ＿Ａ１８＆！ＰＣ＿Ａ１７＆ＰＣ＿Ａ１６

    由式子可知当ＰＣ＿Ａ１９～ＰＣ＿Ａ１６为１１０１时，ＭＥＭＣＳ有效低电平。

    帧存储器的读信号ＭＥＭＲ１、ＭＥＭＲ２和写信号ＭＥＭＷ１、ＭＥＭＷ２也由控制电路产生。当ＰＣ／ＬＯＣＡＬ为０时，ＰＣ机读帧存ＲＡＭ１，同时ＡＤ转换的结果送入帧存ＲＡＭ２；反之亦然。读信号由ＰＣ机的外存储器读信号ＰＣ＿ＭＥＭＲ和译码信号ＭＥＭＣＳ产生；写信号由系统时钟ＣＬＫ、行、场消隐指示信号Ｈ＿ＭＲ、Ｖ＿ＭＲ生成。当Ｈ＿ＭＲ或Ｖ＿ＭＲ任意一个为高电平时，表示现在处于消隐状态；只有当Ｈ＿ＭＲ和Ｖ＿ＭＲ都为低电平时，表示处于场正程和行正程，Ａ／Ｄ转换的结果才写入帧存储器。

    （５）存储器：为了实时采集和显示，数字图像采集卡中设置了存储器。一般对图像帧存储器有如下要求：Ａ 高速存取，Ｂ 存储量大，Ｃ 非同步输入输出的存取。存储一帧或一场电视信号必须的存储容量可用下式计算：

    存储容量＝１帧（或１场）的扫描线数×１行的取样数×量化ｂｉｔ数

    在本图像采集卡中，一场采集的图像为５１２×２５６点，需要存储容量为１２８Ｋ×８ｂｉｔ的存储器。在前面硬件框图中曾经讨论过，需要两片帧存储器交替工作，也就是需要设置两片１２８Ｋ×８ｂｉｔ的帧存储器，分别用来存放奇数场和偶数场的数据信息，因而选用两片高速静态存储芯片ＳＲＡＭ ６２８１２８。

    两片帧存储器的读信号ＭＥＭＲ１和ＭＥＭＲ２，写信号ＭＥＭＷ１和ＭＥＭＷ２均由控制电路产生。其中读信号与ＰＣ机的读存储器信号ＰＣ＿ＭＥＭＲ有关，而写信号与图像采集卡的采样时钟！ＣＬＫ有关。帧存储器的八位数据线Ｄ０～Ｄ７通过接口电路与ＰＣ机的数据线ＰＣ＿Ｄ０～ＰＣ＿Ｄ７相连。

    上面提到，把帧存储器映射到Ｄ００００Ｈ～ＤＦＦＦＦＨ，这样寻址范围只有６４Ｋ，而一场的图像数据有１２８Ｋ，故采用地址分段实现，这可通过对帧存地址线Ａ１６进行Ｉ／Ｏ操作实现。

    （６）时序发生电路：主要用来产生图像采集卡所需的帧存储器的扫描地址信号和实现同步并避开行逆程的消隐信号。

    （７）地址切换电路：该电路用于切换时序发生电路产生的扫描地址信号和ＰＣ机的地址信号。需要用二选一的数据选择器来切换ＰＣ机的地址信号和采集卡上的地址信号。通用的集成电路中只找到四位的数据选择器，若选用它则３４条地址线需要九片，那将占用了太多采集卡的空间，故而采用ＧＡＬ器件来实现。每片ＧＡＬ１６Ｖ８可实现８位数据选择，而ＧＡＬ２０Ｖ８可实现１０位数据选择，从而３４条地址线仅需３片ＧＡＬ１６Ｖ８和１片ＧＡＬ２０Ｖ８。

    该图像采集卡已制作完成，经测试性能完全达到设计要求。该图像采集卡可用于ＤＯＳ操作系统、也可用于Ｗｉｎｄｏｗｓ操作系统。由于采用了可编程逻辑器件大大减少了芯片数目。