法将基于20nm FDSOI从事多项目芯片研究

　　法国两家半导体研究机构CEA-Leti和Circuits Multi Projets日前宣布，他们将在一项定于明年9月份启动的300mm多项目晶片研究计划中采用基于20nm制程的全耗尽型SOI工艺制作这种芯片。这次 多项目晶片研究计划是由欧洲一个专门研究SOI技术的学术团体EuroSOI+负责参与支持的。

　　所谓的多项目芯片（multi-project wafer：MPW），指的是在同一片晶圆上采用相同的制程制出不同电路设计的IC芯片，这样可以为多家厂商或研究机构的IC设计验证节约成本，非常适用于产量较小的研究项目，也可以用作厂商验证不同电路设计效果用途。

　　据CEA-Leti表示，全耗尽型SOI工艺（FDSOI）相比传统的体硅工艺具备许多优点，其受短沟道效应的影响相对较小，同时仍基于传统的平面型晶体管设计，这样便可以延缓厂商转向复杂的垂直型Finefet晶体管设计的时间，而且还不需要使用较为复杂的沟道杂质掺杂工艺。

　　这种FDSOI技术的基本特色包括：晶体管的沟道采用未经掺杂的设计，绝缘层上硅膜厚度仅为6nm左右，同时采用了HKMG(High-k绝缘层+金属栅极)栅极结构；n型，p型管的门限电压统一为0.4V。另外开发者还采用Verilog-A语言编写了相关的开发工具和SPICE数据模型，其它有关的工艺模拟数据也相当齐全。