效仿Arm，AMD也在做大小核芯片
来源:中国半导体行业协会发布时间:2021-06-18
询问 AI很明显，混合内核――用ARM的话来说是big.Little――也将成为主流x86CPU的一个特性。Intel的Lakefield结合了一个IceLake“大核”和四个Tremont“小”核。其即将推出的AlderLake平台将扩展该解决方案，（传闻）多达八个低功耗内核（Gracemont）和八个高性能内核（GoldenCove）。
一些迹象表明，AMD有自己的计划进入这个赛道，他们的一项新的专利申请支持了这个想法。据报道，AMD申请了一项专利，描述了一种CPU将工作转移到另一种CPU的方法：
根据该专利，CPU将依靠核心利用率指标来确定何时适合将工作负载从一种类型的CPU转移到另一种类型。建议的指标包括CPU以最大速度工作的时间量、CPU使用最大内存的时间量、一段时间内的平均利用率以及工作负载从一个CPU转移的更一般类别另一个基于与任务执行相关的未指定指标。
当CPU确定工作负载应从CPUA转移到CPUB时，当前执行工作的内核（在本例中为CPUA）将进入空闲或停止状态。CPUA的架构状态保存到内存并由CPUB加载，然后继续该过程。AMD的专利将这些转移描述为双向――小内核可以将工作转移到大内核，反之亦然。
big.Little赢得这场战斗
十年前，我问过英特尔的智能手机SoC设计人员，他们为什么要依靠DVFS（动态电压和频率调节）来保持Atom的功耗竞争力而不是大一点。根据英特尔的架构师的说法，当考虑到硅芯片空间要求和整体节能时，DVFS可以与big.Little提供的产品相媲美。
这在当时可能是正确的――Medfield通常与它打算与之竞争的中端Cortex-A9设备竞争――但今天似乎并非如此。当时，Medfield是建立在32nm工艺节点上，而Cortex-A9一般建立在40nm或28nm上。即使我们保守计算，台积电和英特尔也经历过多次全节点微缩。英特尔的10nm技术被认为等同于台积电的7nm节点。使用混合x86内核设计的芯片尺寸损失比以前小得多。
我们认为big.Little赢得这场战斗的另一个原因是硅设计的不断变化的性质。以高时钟运行10纳米CPU所需的调整也可能导致CPU内核在低时钟下无法像低功耗的专用CPU内核那样节省功耗。
AMD所关心的一个大问题是，该公司是否会从全新的CPU内核中构建一个新的内核，或者它是否会回到像Jaguar这样的设计并将其用作未来产品的基础。虽然CPU需要刷新或更新，但它在新的时候是一个坚固、平衡的设计。AMD、Intel或Apple等公司通常需要3-5年时间从头开始构建新内核，因此AMD走哪条路可能取决于它何时开始该项目。我们知道它早在2019年就申请了这项专利，因此该公司显然已经在这个想法上工作了一段时间。
我们预计2021年不会看到AMD的混合内核，但2022-2023年出现，也不会不合理。既然我们知道AppleM1提供的一些省电得益于其操作系统调度，我们希望英特尔和AMD都与微软合作，以采用类似的技术。混合内核在满载/时钟下不会对x86CPU功耗产生太大影响，但它们可以显着降低功耗。
当JoeMacri在2020年末告诉人们AMD没有近期推出混合内核的计划时，他表示一个主要的障碍是Windows中缺乏调度程序支持。我们现在知道Windows11即将推出，AlderLake正在准备发布。没有人正式表示这种混合调度程序将在Windows11中出现，但它几乎肯定会出现。
新闻来源：中国半导体行业协会，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
