台积电InFO 技术再升级，不需采用基板及PCB

据悉，晶圆代工龙头台积电今年则基于 InFO 技术再升级，推出支援超高运算效能 HPC 芯片的 SoW 封装技术。

最大特色是将芯片阵列、电源供应、散热模组等整合，利用高达 6 层路线重分布（RDL）制程技术，将多颗芯片及电源分配功能连结，再直接贴合在散热模组上，不需采用基板及 PCB。

HPC 芯片是台积电今年营运成长主要动能之一，包括承接超微的 Zen 2 及 Zen 3 架构 EPYC 伺服器处理器及 RDNA 及 RDNA 2 架构绘图芯片。英伟达（NVIDIA）Turing 及 Ampere 架构绘图芯片、赛灵思及英特尔的可程式逻辑闸阵列（FPGA）等，以及替 Google 或微软等网络大厂打造的云端或人工智能运算芯片等。

图片来源网络

台积电除了加码扩增 7 纳米及 5 纳米等先进制程以应对 HPC 晶圆代工强劲需求，也同步加码先进封装投资布局。其中，台积电投入 CoWoS（基板上晶圆上芯片封装）制程研发到量产已有将近 10 年时间，主要针对高阶逻辑芯片量身打造，让 HPC 芯片可以获得更大的记忆体频宽来加速运算效率。台积电现在最先进的 CoWoS 技术已可在芯片及基板的中介层（interposer）中达到 5 层金属层（metal layers）及深沟槽电晶体（DTC）。

台积电今年推出支援 5 纳米逻辑 SoC 及 2.5 倍光罩尺寸（reticle）中介层、最高支援搭载 6 颗 HBM2e 记忆体及最高 96GB 容量的 CoWoS 技术，明年将推出支援 5 纳米逻辑 SoC 及 3 倍光罩尺寸中介层、最高支援搭载 8 颗 HBM2e 记忆体及最高 128GB 容量的 CoWoS 技术。由于 HPC 芯片的生产排程长达半年，近期疫情带动伺服器需求，但上半年 CoWoS 生产仍依计划进行，并没有看到订单因疫情蔓延而增加情况发生。

去年台积电完成整合型扇出暨基板（InFO_oS）、整合型扇出暨记忆体及基板（InFO_MS）等先进封装技术认证及进入量产阶段。台积电针对手机芯片打造的 InFO 封装技术，苹果 A 系列应用处理器是 InFO_PoP 封装最大客户。台积电 2017 年开始将 InFO_oS 技术应用在 HPC 芯片并进入量产，预估 2020 年 InFO_oS 技术可有效整合 9 颗芯片在同一芯片封装中。至于应用在人工智能推理芯片的 InFO_MS 技术在去年下半年认证通过，可支援 1 倍光罩尺寸中介层及整合 HBM2 记忆体。

此外，根据台积电发布的 2020 年 3 月营收报告显示，3 月总营收达到新台币 1135 亿 2000 万元，约折合人民币 266.1 亿元，环比增长 21.5%，同比增长 42.4%。今年第一季度台积电营收约为新台币 3,105 亿 9,700 万元（约合人民币 728.1 亿元，约合 103.5 亿美元），较去年同期增加了 42.0%，超过此前预期的 102 亿美元至 103 亿美元上限。

受 5G 与 AI 应用快速发展驱动，这也是台积电历年最旺的第一季度。目前看来，台积电似乎还并不受疫情影响。