英特尔积极支持构建以小芯片为核心的行业生态系统

作为一名电子人，咱们都知道随着摩尔定律的提出，为半导体产业指明了之后几十年的发展之路。然而许多人不知道的是，其实就在同一篇论文里，这位“预言家”甚至早已洞悉了摩尔定律之后的半导体创新法宝哦

我们的创始人戈登·摩尔于 1965 年发表了题为“将更多组件装入集成电路”的论文。这是一篇短小精悍的著名论文，只有四页，且配有插图。论文第二页包含被称为摩尔定律的金句：

“因最大限度降低组件成本造成的复杂性大约每年增加两倍。短期来看，这一增速有望延续、甚至提高。长远来看，增速尚不明确，尽管没理由认为在未来至少 10 年内它会有任何变化。”

摩尔预测如今仍在持续的半导体技术的指数级增长将持续 50 年以上，而非短短 10 年！论文第三页继续表示，通过在单个封装中集成小组件可能更有利于构建更大的系统：

“使用独立封装并彼此互联的更小的功能组件构建大型系统可能更为经济。大型功能的可用性结合功能性设计和构造，应有助于大型系统制造商快速、经济地设计和制造各种设备。”

1965 年，戈登·摩尔就已洞悉到芯片级异构集成将引领未来发展。英特尔目前正朝这一方向努力：使用高级封装将公司的所有技术整合到一个 IC 封装中。

异构集成分为三个层级。这是一个简单分类法。首先是芯片层级（器件层级）的异构集成。其次是系统层级的异构集成。最后是软件层级的异构性。所有三个层级的异构性带来系统的可重配置性。

第一层级：芯片异构性

芯片级异构性指器件封装内部的异构集成，与小芯片 (chiplet) 的概念紧密相关。我们正在构建更复杂、更大的系统，而使用大型的单片半导体构建更大系统较为困难。大芯片的成品率不及小芯片。小组件在构建这些系统方面有着显著的实用性和经济性优势。从系统的角度来看，使用小芯片无需为后续每个半导体制程节点重新设计每个小芯片，因而有助于我们做出更明智的半导体设计决策。某些功能以其现有形式可以完美运行。当有新技术节点上线时，没必要重新设计这些功能。

异构集成已应用到生产中。这是一项非常重要的技术，英特尔坚定实施基于小芯片的设计策略。例如，英特尔 Stratix 10 FPGA 和英特尔Agilex FPGA 基于异构集成，且这些器件现已投入生产。实际上，英特尔 Stratix 10 FPGA 多年来一直在批量生产。

基于小芯片的 IC 设计和制造支持英特尔构建具有芯片验证功能的系统，包括高速串行收发器、内存接口、以太网和 PCIe 端口等。基于小芯片的设计还有助于英特尔为不同工作负载开发目标架构，并将其更快地推向市场。

由于这些原因，英特尔积极支持构建以小芯片为核心的行业生态系统。为此，我们采取了多项举措。例如：

英特尔开发了嵌入式多芯片互连桥接 (EMIB) 技术，该技术用于使用标准化互连方法对小芯片进行互连。

英特尔开发了高级接口总线 (AIB)，英特尔发布的这一 PHY 是一种免版税的开源高性能小芯片互连技术。

英特尔最近加入了 CHIPS（接口、处理器和系统的通用硬件）联盟，该行业合作组织致力于推进基于小芯片的开发项目。

第二层级：系统异构性

第二个异构集成层级是系统层级。今天，我们生活在以数据为中心的世界中。数据无处不在。英特尔正大力推动系统级创新，以帮助高效管理海量数据。我们需要对这些数据进行许多操作，包括移动、存储和处理。与这些任务相关的工作负载需要许多解决方案，英特尔开发并制造了大量器件来执行这些任务，包括 CPU、GPU、ASIC、FPGA 等，我们使用这些器件来构建异构系统。

这些不同的工作负载需要不同的处理架构。标量工作负载在 CPU 上可高效运行。矢量工作负载在 GPU 上可高效运行。AI 和机器学习等矩阵工作负载通常可在工作负载特定 ASIC 上实现最高运行效率。最后，空间工作负载最适合在 FPGA 上运行。因此，我们需要将所有这些可用异构架构进行组合，以高效支持数据中心中的特定工作负载。将 CPU、GPU、FPGA 和专用加速器整合起来，可帮助英特尔及其客户智能、高效地解决问题。

第三层级：软件异构性

第三种异构集成在软件层级。这种集成较难实现。英特尔的方法被称为oneAPI 计划基于标准的跨行业开放统一编程模型，为当前构建软件提供了基本思路。该方法与烹饪有相似之处。在厨房里，您不会问厨师是否有“烹饪”食物的特定方式。他们有许多烹饪手法，通过综合运用各种厨具、精选食材和专心准备烹制各种美味佳肴。

同样，我认为我们将会继续使用多种编程和描述语言。开发人员需要一个统一的开发环境。这就是英特尔推出 oneAPI 计划的宗旨和愿景。英特尔将前述四种工作负载类型纳入这一愿景中，即标量、矢量、矩阵和空间。oneAPI 计划提出了一个抽象层级，软件开发人员理论上可以在一层中开发代码，然后将该代码部署到上面提到的许多处理架构中。

目前，这只是一个开始。英特尔不久前刚刚宣布了开源 oneAPI 计划，以及测试版英特尔 oneAPI 工具套件。我们认为英特尔 oneAPI 工具套件的开发前路漫漫，我们对自己选择的道路深信不疑。

今天，我们拥有面向英特尔 oneAPI 工具套件的 Data Parallel C++ 和资源库。Data Parallel C++ 整合了 Khronos Group 的 SYCL，支持数据并行性和异构编程。Data Parallel C ++ 支持开发人员使用基于常用 C ++ 结构的“单源”风格为异构处理器编写代码。

融合三个异构层级

英特尔深知这三种异构性层级对行业非常重要。正因如此，我们重视在芯片层级开发高级封装技术，在系统层级整合多种处理架构，在软件层级推出 oneAPI 计划、英特尔 oneAPI 统一编程环境和 Data Parallel C ++ 编程语言。在英特尔看来，半导体是一个大产业，衍生出许多新兴市场，例如机器学习、人工智能和 5g，这些市场的企业需要灵活应对接口和工作负载方面的快速变化。FPGA 具有极高的灵活性，因此在这些市场的早期发展阶段可发挥重要作用。

随着这些市场的壮大，为这些市场开发系统的公司通常会开发定制 ASIC。为满足这些市场的需求，英特尔推出了功耗更低、性能更高的英特尔 eASIC 和完全定制的 ASIC。随着市场日趋成熟和产量增加，英特尔开发流程支持从 FPGA 顺利过渡到兼容引脚的英特尔 eASIC 器件，并最终过渡到 ASIC。

英特尔 eASIC 器件在数据中心内也能高效运行，数据中心的多种应用和特定工作负载都需要加速。用 FPGA 实现的加速器设计可成为基于英特尔 eASIC 技术的小芯片。该小芯片相比 FPGA 可实现更快速度和使用更低功耗，通过 AIB 或其他互连方法可与其他器件集成到一个封装中。