小晶片未必能取代SoC 惟开发时间与成本具优势

小晶片(chiplet )技术持续在半导体市场上吸引目光，不过若想进一步发挥此一技术优势，尚须克服不少挑战。包括英特尔(Intel)、超微(AMD)、台积电、Marvell等半导体大厂以及一些其他业者，多已投入小晶片开发或实际导入，这也是发展先进IC设计的另一种路径。

然而，小晶片的采用仍有其局限性，除了生态系议题外，缺乏标准以及其他因素也是挑战。目前已有不少业者着手解决上述挑战，甚至包括晶圆代工业者以及半导体封装测试外包业者也积极整合资源，协助客户着手导入小晶片。

据SemiEngineering、Tom's Hardware报导，小晶片目的在藉由事先开发完成的晶粒(pre-developed dies)整合于IC封装内，得以进一步降低产品开发时间与成本，有鉴于此，半导体业者或将拥有一份模组化晶粒或是小晶片在手，也因此小晶片在不同的制程节点可能扮演着不同的功能。

事实上，小晶片本身并非全新的概念，多年来已经有业者陆续推出类似概念的产品，但小晶片模式开始备受注目，有其脉络可循。针对先进制程IC设计而言，业界多半以开发系统单晶片(SoC)为优先，业者在每一个制程节点上试图将不同功能封装在单一晶粒(monolithic die)上。

问题在于，随着每一个先进制程节点向下推进，变得愈来愈复杂，而且成本垫高速度飞快。尽管有业者继续朝向SoC模式开发，但已有业者寻求替代之道，将复杂的多晶粒组合在先进封装当中，小晶片便是此种模组化取向的解决方案之一。

英特尔目前在开发小晶片技术仍处于早期阶段，不过旗下产品已逐渐反映未来将朝向小晶片取向前进。甚至主要晶圆代工大厂已备有相关技术蓝图，针对2.5D与3D整合，增加密度的蓝图规划。未来几年英特尔在2.5D和3D IC的设计，也将进一步落实到逻辑和记忆体堆叠，以及逻辑和逻辑晶片堆叠。

报导指出，包括晶圆代工业者和委外封测业者(OSAT)在内，均将在小晶片模式下扮演重要的角色，然而拥有正确IP与组合能力也不如想像中那么简单。但在与时俱进之下，最终小晶片模式可望进一步扩展，虽未必能完全取代SoC，但总是增添多重架构存在的可能性，也或许有部分业者无意愿采取此种发展路径。