封装技术新突破 芯片封装更简单

先进封装的前景是实现异构芯片集成，但是要实现这一目标还有很长的路要走。

封装正成为半导体产业链中最关键的一环，但却难以实现技术和成本的两全其美。

封装的最初功能仅仅是为了保护内部芯片不受环境因素影响，也仅有封装能做到这一点。但是在先进封装节点，随着使用不同工艺制程构建的异构集成元件，封装正发挥着更广泛也更具战略性的作用。如今许多新型封装技术以应用为导向，也是系统架构中不可或缺的组成部分。它们能够帮助传导热量、提高性能、降低功耗，甚至可以保护信号完整性。

据麦姆斯咨询介绍，先进封装技术，区别于传统塑料或陶瓷封装，是为了提高先进节点芯片的可靠性而开发。多数情况下，它也是克服诸如热、静电等物理效应受限的替代方法。对于多芯片封装来说尤其如此，其中尤以三维（3D）封装最为典型，它允许处理器使用高速连接来访问位于它们上方或侧面的存储器。这种方法可能比通过7nm的细导线从大尺寸芯片的一端向另一端发送信号要快得多，但这种情况下，将会出现电阻过大从而引起热量增加而聚集的问题。此外，该技术还允许芯片架构师将存储器封装分散于整个封装过程中，以避免资源争用，而资源争用则会为集中式存储器的设计带来布线问题。

但是，与SoC（System on Chip，片上系统）复杂的开发流程一样，封装技术也开始变得越来越复杂。虽然在过去几年里，先进封装技术在服务器芯片市场和移动电话领域一直不断发展，但目前看来还没有足够的共性能占据主流市场。其中包括以下几个主要原因：

（1）大多数采用先进封装技术的公司都在尝试突破性能限制，但随着摩尔定律演进，功耗/性能优势下降，在此过程中他们遇到了很多困难。对这些公司而言，成本不是问题，性能和尺寸才是。

（2）几乎早期的所有封装都是定制化设计的，使用非标准的封装方式。这需要芯片制造商、代工厂和/或封测厂商之间的密切合作。虽然该方法被证明是有效的，特别是对于移动电话和网络芯片等应用领域，但这些封装技术是使用非常特殊的元件为特定应用而开发的。

（3）大多数主流芯片制造商，也就是指那些不处于前沿节点的制造商们，在已有的节点制程上的功耗/性能提升空间仍十分充足，而绝大多数芯片都是在这些节点上开发的。这得益于代工厂一直积极地为这些节点增加选项，目前它们的成本仍远低于10/7nm甚至16/14nm节点工艺。但是随着更多标准化封装的出现，这种情况将会发生改变，因为芯片公司能够混合和匹配不同的元件。

关于哪项工艺在哪个领域能够有效发展的共识开始显露。在过去的几年里，随着封装厂和代工厂使用不同的方法将芯片组装在一起，封装技术几乎一直处于不断变化的状态。即使在相同类型的封装方法中，例如扇出型封装，也有芯片先装和芯片后装等不同的方法。同时，也可以在扇出时添加铜柱，就如在准三维集成电路（quasi-3D-IC）配置中，在逻辑器件上添加内存堆栈。

在2.5D封装中，硅内插器（silicon interposer）和有机内插器（organic interposer）利用重新布线层（redistribution layer，RDL）中的互连桥或者英特尔的嵌入式多芯片互连桥接（Embedded Multi-Die Interconnect Bridge，EMIB），通过各类元器件达到异构芯片之间的超快速封装内互连。

“封装技术现在是系统运行的主要部分。”ANSYS首席技术专家Joao Geada说道，“我们现在已经逼近经济成本上的极限，摩尔定律已趋近失效。当需要建立大型系统时，不是把所有的资源都投入到某个单一工艺，现在的问题是选择哪一个工艺最经济实惠是我们需要考虑的。通常，在现代系统设计中，关于该问题有多个答案。例如你可以通过将事物定位到适当的过程从而进行优化，但这也意味着你仍然希望保持与之前相同的近似足迹。所有这些都必须集成到单独的封装中。这就是为何会有层出不穷的新挑战，因为许多这种假设是可以在不考虑环境因素的情况下，单独预测设计的行为而建立起来的，很有可能无法实现。”

实际上，分而治之的设计方法能够将同一芯片上的模块转移到封装中的芯片。虽然封装可以减一些物理效应，例如大尺寸芯片的片内差异，但同时也带来了一系列挑战。

“随着差异成为器件规范的较大组成部分，芯片边缘的差异尤为明显。”Coventor公司（2017年被Lam Research收购）的首席技术官David Fried说道，“例如，对于50核的CPU（中央处理器），你可以通过I/O（输入/输出）和存储器提高所有标准设计的复杂性。但如果你想做得更快，规范和差异都不会随之消失。如果这些差异没有相应地减小，系统工程将变得更加困难。所以如果我把它分成五部分来操作会更容易吗？的确，系统工程变得简单了一点。但是它需要异构集成，因为你不能再像之前那样设计所有东西了。”