IP核供应商 角色日益重要

    　在此之际，谁能将不同功能的芯片核心集成在单一芯片中，就能成为市场霸主，包括英商安谋（ARM）、力旺电子（3529）、Imagination Technologies、新思科技（Synopsys）等矽智财（IP）供应商，更扮演起最关键集成角色，分别在应用处理器、嵌入式存储器、绘图运算核心等市场拥有一片天。

    　芯片设计朝多功能集成

    　过去几年当中，芯片强调的是单一功能的极致化，如中央处理器及绘图芯片追求运算速度，手机基频芯片强调通讯质量等。但随着智能型手机、平板计算机、Ultrabook等轻薄型行动装置市场需求抬头，产品轻薄化带来的是更少的芯片使用量，因此，芯片的设计开始向多功能集成的方向发展。

    　最明显的例子就发生在ARM架构应用处理器，辉达（NVIDIA）Tegra2/3、高通Snapdragon、德仪OMAP4/5、苹果A5/A6等芯片，都各自将所需的技术强项集成其中，如高通将处理器及基频芯片加在一起，辉达在处理器中放入高效能绘图芯片核心等。

    　要在单颗芯片中放进许多不同功能的芯片核心，制程微缩的功用不再是缩小芯片尺寸以追求最低成本，而是要有效降低功耗。但对于芯片设计者或晶圆代工厂来说，并不是每个人都拥有所有的芯片核心设计能力，也因此，将不同功能的芯片核心集成，又要能够在设计定案（tape-out）后，可以顺利的交付生产，将经过验证的矽智财纳入设计流程中，就变成最方便也最快的方法。

    　以台积电的开放创新平台（OIP）为例，主要是建立起全球化设计生态环境，现在已拥有30家以上电子自动设计化工具（EDA）伙伴、38家矽智财伙伴、23家Design Center Alliance（DCA）伙伴、与9家Value Chain Aggregator （VCA）伙伴等，每个伙伴均参与一个以上的OIP平台合作计划。

    　IP数量已成SoC致胜关键

    　事实上，台积电建立起OIP平台，是因为晶圆代工厂不能再像过去般只提供芯片制造服务，而是要与上游芯片设计客户合作，在设计一开始就进行充份的合作，才能协助客户缩短芯片设计时间及成本。

    　除了提供台积电本身庞大的IP供客户使用，对独立第三者（third party）EDA工具、IP等供应商的产品进行验证，并纳入台积电的经投片验证IP清单中，减少芯片由设计端到制造端可能发生的问题。

    　因为当制程技术微缩至40/45纳米或28纳米，芯片的设计时间拉长，设计成本及光罩成本也大幅上升，但终端电子产品的生命周期却愈来愈短，像最热卖的苹果iPad生命周期都不到1年。所以，为了让设计及制造流程更精简，降低芯片生产成本，广泛应用IP供应商的产品线，就可以缩短芯片设计前置时间。

    　而今年开始，智能型手机、平板计算机、Ultrabook等行动装置，需求很多低功耗且功能强大的芯片支持，这些芯片将许多功能核心及IP集成在一起，本身已经是个小型的系统，也因此，谁能拥有最足够的IP，谁就可以设计出最适合产品本身及最符合消费者需求的系统单芯片（SoC）。