此外，最新版本的Encounter平台提供了前所未有的可制造性设计（DFM）支持、成品率优化、面向光刻的布线、使用新总线布线能力的混合信号设计，以及运用 Virtuoso® UltraSim 全芯片模拟器的关键路径模拟等新特性。该平台还支持全新的面向功耗的自动宏布局，和同步多态多角(MMMC)的时序分析和优化等特性。Encounter X Interconnect Option则提供了更高的芯片质量（时序、功耗、性能要求）并节约了成本。
“我们将继续对Encounter平台进行重大改进，以在先进低功耗和45/65纳米设计上继续保持业界领先地位。最新的研发成果将会让大多数先进IC设计直接受益。”CadenceIC数字及低功耗推进部全球副总裁徐季平博士表示，“该版本将多项重大技术突破——如全局先进低功耗设计、DFM、Encounter X Interconnect Option和混合信号设计等，囊括于一个高度集成的设计环境之中。”
