页面加载中,请稍候
来源:第一资讯发布时间:2021-05-154986浏览
询问 AI
高速射频百花潭配图
近年来,随着CMOS器件的数据速率达到10Gb/s和I/O数目的不断增加,这不仅给ATE(Automatic Test Equipment)的测试带来很大的挑战,而且给Loadboard的设计也带来越来越多的挑战。工程师们不但要在狭窄的区间完成高密度的布局和布线,而且还要保证数据速率在达到10Gb/s时,仍能达到可接受的误码率。但是系统在数据速率达到3Gb/s以上范围所衍生的损耗、串扰、反射等严重问题都是不可避免的 ,本文基于ATE测试机台从pogo、传输线、以及通孔、电源完整性方面来简述一下高速Loadboard的设计。
随着对带宽需求的增长,逐渐出现几种SerDes、PCIExpress、Rapid I/O、Hypertransport、LVDS等高速接口,这对ATE测试提出了很高的要求,尤其是对Loadboard上DUT高速接口设计带来更高的挑战,这已不再是简单地在loadboard放置50Ω的布线。实现高速Loadboard板上信号完整性必需采取一些适当的技术和设计技巧。
在ATE机台上对具有高速接口的芯片进行测试中,信号通路上有很多因素会影响信号的质量,甚至会导致测试结果失效。图(1)大致描述了信号路径及线路中比较有争议的因素。

图1 Loardboard上影响信号完整性的因素
高速Loadboard板最重要的是信号完整性问题,要解决上面因素对信号完整性质量的影响,必需通过精确的计算和仿真来寻找最合适的参数并应用到Loadboard设计中,下面将从Loadboard设计中的几个关键点分别加以讨论。
1 Pogo及通孔设计方法
Pogo通孔是机台和DUT Loadboard连接的第一个阻抗突 变 点 , pogo通 孔 设 计 是 否 合 适 , 直 接 影 响 高 速Loadboard板的质量,另外,随着DUT引脚数目的不断增加,给信号走线带来很大的困难,有时必须要借助过孔切换走线层次。一般来说,信号在平面上可以很简单地进行处理,如果信号借助过孔图1 Loardboard上影响信号完整性的因素(参加右栏)在垂直方向上有一定方向的迁移,那就很容易导致线路上的阻抗不匹配,破坏信号的完整性。这些pogo Via和过孔。它们就像一个低通滤波器,降低信号的翻转速度、增加信号的传输时间。随着信号速率的增高,就要求pogovia处有很好的阻抗匹配。虽然pogo物理位置ATE机台上已定,但还是可以控制通孔一些参数还取得较好的阻抗匹配,所以在设计loadboard时,需要精细设计通孔的参数。
高速电路中过孔会产生寄生电容和电感,这些寄生电容大小可近似为:

其中: C-通孔的寄生电容,D1-过孔的焊盘直径,D2-过孔反焊盘直径,H-Loadboard板的厚度,ε-电路板的相对电磁率。
从公式可以看出通孔寄生的电容主要和孔的焊盘和反焊盘的直径和介电常数以及电路板的厚度有关。
过孔的寄生电容对电路的影响主要是使信号的上升沿变缓,降低电路的信号速度。一般寄生电容对信号延迟大约为几十ps,但当信号速率达到数G时,必须对通孔的使用加以重视。
寄生电感是通孔的另一个寄生参数,对于高速数字电路来说,它的影响应该比电容还大,其主要影响是降低了电源旁路电容的有效性,使电源的供电滤波效果变差,可以用下面的公式简单地计算过孔近似的寄生电感:

其中L-为过孔寄生电感,h-过孔的长度,d-中心孔的直径。
由公式看出对寄生电感影响较大的参数是过孔的长度,对于一般的loadboard上面的通孔,其一般的寄生电感大约是nH级,如果信号的上升时间再小于1ns,那么其等效的阻抗就可以的高达到10欧姆左右,这在高频信号电路中应该不能被忽视。
从上面的通孔寄生参数知道,在设计DUT loadboard时,需要仔细考虑信号通孔和焊盘的直径、接地通孔和焊盘的直径,信号通孔和接地通孔的间距,接地空环/电源空环,以及是否使用盲埋孔。
在设计ATE机台的pogo时,实验已验证,若按照传统单个pogo pin设计方法,由于受到pogo表面谐振现象的影响,信号的带宽受到很大的限制,当信号带宽达到一定频率时,信号的衰减甚至会高达10dB。为了能传输高速率信号,必须采用新颖的pogo设计方法,仔细考虑信号路径的完整性,包括每小部分的阻抗,减少信号受到的谐振,串扰、反射的影响 。
一种合适的方法就是利用数个地pogo环绕信号pogo的方式。这样不仅可以产生一个阻抗可调的垂直通道,同时,地pogo也为信号pogo的信号提供屏蔽和信号返回路径的作用。接地通孔的个数、大小可以根据具体情况而定,一般选三、四个就比较合适,通孔的个数太多电路会呈现容性。采用这种方法并借助3D-EM仿真工具对pogo焊盘、孔直径、通孔位置等具体参数进行优化,可以使信号在传输高达10G的速率时,仍保持较好的信号完整性。
我们在计算这种方法优化的通孔参数时,可以先计算一个接地通孔与信号通孔形成的电容量和电感量,并假定这两个通孔实质上是两根直径相同的导线。D为通孔的直径,a为信号通孔和接地通孔之间的中心距。一对通孔的电感L的计算公式为:

一对通孔的电容C计算公式为:

因为优化的通孔一般是由5个通孔构成的垂直通道是均匀的,因此一对通孔的的阻抗Z的计算公式为:

公式(4)计算了两根近似两根直线导体间的电容量。改进的通孔结构增加了三个额外的接地通孔,所以信号通孔中的正电荷量保持不变,但所有的负电荷则均匀地分布在四个接地通孔上。因此,改进的通孔结构的总电容量大约与双线系统的总电容相同。但是,这种通孔模型的电感量则是双线系统电感量的四分之一,因为信号通孔与四个接地通孔之间构成了四个并联的电感回路,从而通孔的阻抗Z为:

为验证通孔设计了几块小PCB板,采用Rojers4350板材,镀有0.7mil的金属厚度,板厚为0.25inch,走线为线宽21mil的50欧姆的阻抗控制线,信号通孔周围有4个匹配的接地通孔,顶层和底层的通孔金属厚度为1.4mil,内壁的金属厚度为0.7mil。图(2)是经过优化后通孔的参数示意图。信号通孔和地通孔的大小相同,通孔间距为100mil,两种通孔的孔径和焊盘直径分别是29mil、40mil。通孔地空环有不同的直径。

从通孔的具体参数可以知道增加通孔的尺寸会增加通孔的容性,增加通孔的长度会增大通孔的感性,现在验证通孔的空环对通孔的影响。并借助于3D HFSS工具比较三种不同地空环的大小带来的损耗:地空环为70mil、地空环为100mil、信号地空环为70mil,其它地空环100mil。图(3)是这三种设计方法S参数的仿真结果,可以清楚地看出来三种设计方法的插入损耗大约在超过16G附近急剧下降,但第三种方法相对较好些,图(4)它们TDR的仿真结果显示:波形的第一个转折点为信号刚流经通孔,空环都为70mil的通孔在信号转移中呈现较多的容性,而空环为100mil的通孔呈现较多的感性。图(5)是三者在网络分析仪实际测试的结果,图(6)是三者TDR测试的结果,可以容易地看出仿真和实际的结果相差不是太大,从中也可以得出一般高速过孔的设计方法 。




2 传输线
在信号经过pogo通孔后流经传输线时,传输线路上的阻抗不匹配会照成反射、振铃及信号间的串扰会对信号质量照成一定的影响,所以在设计Loadboard时要尽量保证传输线上的阻抗匹配。
另外,在信号达到数GHz时,传输线的长度,类型以及加工工艺等都会给信号带来严重的影响。下面也将注重对这一方面做下论述。
较长的传输路径会给信号造成严重的危害,这主要包括两部分:介质损耗和趋肤效应。介质损耗 是由于PCB板上的介质材料并非完全绝缘,所以在信号线和参考面之间的介质材料存在一个与阻性损耗有关的能量损耗。
多数设计中这种损耗可以忽略,但随着频率的升高,这种介电损耗会随频率的升高而增加,进而会影响信号的质量,所以高速电路中介电损耗是造成信号衰减的一个主要的原因,常选用介电损耗较小的材料。不同的材料的PCB板,其介电损耗不同,这种差异可以用介电常数来表示。一般常用的RF4材料在信号速率达到3G以上就会对信号衰减很大,而ROGERS 4350材料介电损耗随信号的频率的变化相对不是太大。这也是该材料常用作高速PCB板上的原因。
另外一个造成信号能量衰减的因素是趋肤效应,高频时传输线上的电流分布不像低频那样均匀分布而是将趋向集中在导线的表面流动,横截面上的电流见被限制在一个很小的区域中,这种现象将导致电阻增大,信号能量衰减增大。
由于线路上的能量衰减对高频信号影响较大,所以信号的上升时间将被拉长,图(7)是信号在Rogers4350板材14mil微带传输线上升时间随走线长度变化的曲线。

图(7) 信号在Rogers4350板材上升时间随长度变化示意图
从图中可以看出信号传输线长度对信号上升时间的退化影响很大,随着芯片的集成度增加,引脚数目也会越来越多,PCB板上的布线线宽裕度却会变得越来越小,而走线长度却会增加,所以必须采取其它方法来解决传输路径对信号衰减的影响,例如:采用预加重电路或利用cable线来取代一些走线。
Loadboard板上两种常见的布线是微带线和带状线,它们各有特点,带状线对能为信号提供很好的屏蔽作用,不受远端干扰的影响。但带状线要经过通孔或盲孔来实现信号的跃层,这不仅增加了制造工艺的难度和费用,同时增加的通孔或埋空会给信号的质量带来损害。微带线可以避免这一点,但微带线传播速度受传输模式、介电材料、空气中场密度影响较大,易受电磁干扰和介电损耗较大。
为了研究这两种连线方式的特点,采用Roger4350板材,制作了几块类似图(8)小PCB板块。实验从电介质层厚度和微带线表面镀金情况来比较两者一下。

图(8) 几种不同涂层的微带线实验板
微带传输线损耗由三个因素决定:介质热损耗αd(上面已讨论);高频趋肤效应引起的导体损耗;辐射损耗。前两者是主要的,辐射损耗一般很小,导体损耗与W/h(W为走线宽度,h为基片厚度)成反比。当W/h一定,介质损耗与损耗因子和频率成正比。
当频率高到微带尺寸相对λ/4或λ/2足够大时,将出现严重色散特性还增加了辐射损耗。如果固定在某个频率,在此频率下色散效应可不考虑。阻抗越低、基片越厚、εr越高,微带线色散越严重,或板材确定后,频率愈高色散愈严重 。
图(9)是利用HFSS工具仿真几种不同介质层厚度的微带线色散效应和频率的变化关系,在如图所示,介质层厚度为18mil微带线要比介质厚度为10mil的微带线在达到一定频率色散损耗要大,这是因为微带线是含有空气和Rojers4350的混合介质传输线,在低频时近似为TEM模传输线,对于较高的频率则必须考虑在速率达到一定频率,则必须考虑其混合模式下的散色特性。在低频时,PCB的基材的有效介电常数是变化很小的,当工作频率增加到一定值时,有效介电常数就会随频率上升而增加,微带线的色散效应也变得尤为严重。而带状线的散射损耗却不受频率的影响。另外,当微带线的线宽较窄时,由于高频趋肤效应,微带线的导体损耗会对信号质量产生很大的衰减。所以在高速Loadboard的设计中,线宽和介质层的厚度需要根据具体情况做一个折中的考虑。

另外一个可以对微带线在传输过程中造成的影响是微带线上的表面涂层,由高频趋肤效应易知当信号频率达到一定频率时,电流会迫使集中在微带线的表面,表面的涂层也会对微带线的传输产生很大的影响。
所以一般高频用途的导线可以利用导线表面的屏蔽层来增加更多表面导体来消除集肤效应。图(10)是几种采用不同表面涂层的微带线单位英寸长度线路损耗表。采用在镍层镀30微英寸镀金的微带线在10GHz处有0.32的损耗,而在镍层表面只有5微英寸金涂层的微带线在10GHz却有0.5db的损耗。在直流情况下,大量的铜导线是造成能量损耗的原因,而在高频情况下,微带线表面的镀金层却成为导致信号能量衰减的主要因素。

相对镍而言,金具有良好的导电率,对信号的损耗较小,出于镀金的成本较昂贵原因。所以高速Loadboard板一般采用在镍层上镀有30微英寸的金。不同的镀金方式,会有不同的效果,所以高速Loadboard也要仔细选择合适的镀金方式。
和微带线不同,带状线是在同一介子层中传输从上面一些对比图表可以看出,其特性阻抗、损耗、传输速度和介质材料的关系同微带线相似,由于其在同一介质层中传输,具有较稳定的特性阻抗和传播速度,并不受远端串扰的影响等优点。另外,带状线不需要在表面涂层,所以在制造中受工艺的影响较小。可以利用上述优化信号通孔的方法来设计带状线信号切换叠层时所需要的通孔。
常用的高端芯片,大都采用BGA封装,在信号流向被测芯片时,由于要经过焊盘、焊锡、socket pogo、管脚、封装外壳、绑定线等才到达芯片内部,这些环节都会对信号产生影响,而且很难对具体焊盘和焊锡对信号的影响,所以在建立时序时,首先要对这一部分预留较宽的时序裕度。做封装需要的参数最好按照SPICE模型提供的封装参数。若一些关键引脚信号需借助过孔切换信号层来走线,如果必要,可以利用埋孔来避免通孔的残端造成的天线效应,若BGA封装引脚间的空间较大,可以按上述方法在该信号过孔周围环绕几个孔直径较小的接地过孔对信号通孔进行优化。
但是,随着芯片的集成度不断增加,封装引脚的数量和引脚间距的比值变得也越来越大,这也增加了封装下面引脚布线难度。引脚数目的不断增加,引脚间距变得狭窄,一些布线必须绕过很长路径才能到达目的,而为了减少趋肤效应带来传导损耗,必须增加走线宽度,这势必给布线线带来巨大的挑战。例如,随着BGA封装球间距减少到0.7mm甚至更低,这使Loadboard板上的焊盘间可走线距离已降到4mil左右,而对于高速信号,为了减少传输线路上趋肤效应带来的导体损耗对带宽的影响,走线带宽应该大于12mil的宽度。这就意味着信号通路上必有一个因走线宽度的变化引起个阻抗突变,这个阻抗突变会造成信号巨大反射而引起信号质量的衰减,为了减少信号的反射,可以通过减小Loadboard板上走线宽度来减小线宽变化点的阻抗突变,但这样做如果走线长度超过1英寸会造成信线路上损耗较大而使信号质量较差,为弥补信号在信号通路上能量损耗,可以采用预加重电路。线路上线宽变突变点处可容许的线宽变化比多大,以及采用如何的预加重电路,这都是要针对不同的系统利用仿真工具去优化。另外,一个还需要考虑的因素是封装球较窄的间距也使在其间走线的信号有较窄返回路径,当信号经过有通孔处,必然也会造成其返回路径上阻抗不连续。
高速Loadboard设计除了保证信号的完整性外,还要精心设计电源分配网络,包括添加去耦电容以及电容的容值和位置,并采用仿真方法去优化电源完整性的设计 ,这些将在以后的工作中具体研究。
3 结束语

高速Loadboard设计是十分具有挑战性的,随着芯片集成度规模不断提高,信号完整性问题的重要性越来越突出,这就要求设计者要根据系统要求周密考虑,精心布局,可以在Loadboard板预布局的情况下,就对关键的部分进行仿真,通过仿真寻找最佳布局,在完成布线后还要进行仿真,对效果达不到要求的网络分析其原因,再针对性的改进,直到得到取得理想的效果。
新闻来源:高速射频百花潭,文中所述为作者独立观点,不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj。
暂无评论哦,快来评论一下吧!
2026-07-06

2026-07-22

2026-06-25