页面加载中，请稍候
来源:电子技术应用发布时间:2006-05-07213浏览
询问 AI摘要：介绍一种用于ＳＤＨ光纤传输系统设备时钟的数字式锁相环的构成及设计原理，并给出了有关的测试结果，测试结果表明该锁相环具有很好的跟踪特性。
关键词：同步传输体制（ＳＤＨ） ＳＤＨ设备时钟（ＳＥＣ） 数字式锁相环（ＤＰＬＬ）
ＳＤＨ设备时钟（ＳＥＣ）是ＳＤＨ光纤传输系统的重要组成部分，它为ＳＤＨ设备提供全网统一的定时信息，以便使整个数字网各个节点的全部数据得以正确的传输和交换。
ＳＥＣ的核心是锁相环，它用来跟踪网同步定时基准，并对定时基准在传输过程中产生的抖动和漂移等损伤进行过滤，而且当所有外部定时基准信号都不可用时，可以通过它内部高稳定度的压控振荡器，来实现高稳定的时钟输出。
本文介绍一种捕获带宽很窄的数字锁相环，由它构成的ＳＥＣ具有很好的频率和相位特性，并对时钟基准具有很好的跟踪性能，完全满足ＩＴＵ－ＴＧ．８１３规范的要求。
1 数字锁相环的设计原理
锁相环（ＰＬＬ）是一种相位负反馈控制系统，大致分为模拟型和数字型两类。由于用于ＳＥＣ的锁相环。需要能对其工作模式进行控制，而使用模拟锁相环作到这一点较为困难，因此我们采用数字锁相环（ＤＰＬＬ）。该ＤＰＬＬ由鉴相器、环路滤波器、Ｄ／Ａ转换器及压控振荡器四个部分构成。其工作原理如图１所示，下面分别对它的各个部分加以介绍。
1.1 鉴相器
参看图１，鉴相器（ＰＤ）是一个基于计数器的相位比较装置，用来检测参考时钟信号ｆ
1.1.1 相位比较器
相位比较器用来比较参考时钟基准信号ＲＣＬＫ与ＶＣＯ输出信号ＶＣＯＣＬＫ之间的相位差。相位比较器的结构如图２所示，它由参考周期计数器、相位计数器、相位采样寄存器及相位重采样控制器构成。
参考周期计数器用来设置对相位计数器进行采样的参考采样周期。用ＲＣＬＫ作为它的计数脉冲，当参考周期计数器计满一个周期后，它将输出一个采样使能信号ＳＡＭＰＬＥＮ。相位计数器用来对ＶＣＯＣＬＫ进行计数。
相位采样寄存器用来寄存相位计数器的计数值。当一个参考采样周期结束时，相位采样寄存器在ＳＡＭＰＬＥＮ的作用下，保存相位计数器的计数值。
将参考周期计数器和相位计数器的理想计数周期（ＶＣＯＣＬＫ锁定于ＲＣＬＫ时）设为相同。两个连续的相位计数器采样值之差，对应着一个参考采样周期内ＶＣＯＣＬＫ与ＲＣＬＫ相位差的变化。由此即可得出ＶＣＯＣＬＫ与ＲＣＬＫ的频率关系。
为了防止在一个相位平均周期同时使用相位计数器翻转点两侧的相位采样值来作相位平均，我们设计了相位重采样控制器。首先按照相位计数器计数值的大小将相位计数器的计数过程分成四个象限，每个象限约等于计数器满值的四分之一，再用比较器来确定每次采样是在计数的哪个象限。如果两次连续的采样是在第一和第四象限，则这两个采样值在数值上不连续，因此这个相位平均周期无效。此时，相位重采样控制器将产生一个参考相位定位信号ＲＰＨＡＦ，由它对相位计数器清零，使相位采样点落于相位计数器的计数中间值处。ＲＰＨＡＦ同时送给相位平均器。
1.1.2 相位平均器
为了提高ＰＤ的分辨率和对输入随机噪声的抑制能力，我们对相位计数器输出的相位值进行了重复采样，再对获得的多个相位值进行平均。但是要注意被平均的采样值个数并不可以无限提高，因为最终的采样频率即相位平均频率必须满足 Ｎｙｑｕｉｓｔ准则对采样频率的要求，即相位平均频率必须大于相位变化频率的两倍。
相位平均器的结构如图３所示，它由采样计数器、采样累加器、相位平均控制器及相位累加值寄存器构成。
虽然该功能模块称作相位平均器，但它实际上只是完成累加功能。它将十六位的相位采样值（ＰＨＳＡＭＰ）变为三十二位的相位累加值（ＰＨＷＯＲＤ），并不对累加值做除法，该除法可隐含在环路滤波器的增益取值中。
采样计数器对ＳＡＭＰＬＥＮ进行计数，进而设置相位平均周期。采样累加器用来对一个相位平均周期内的ＰＨＳＡＭＰ作累加。当一个相位平均周期结束时，采样计数器发出一个标志信号ＥＯＣ，使相位采样累加值移入相位累加值寄存器，同时，对采样累加器清零。
相位平均控制器一方面在每个相位平均周期结束时向处理器发出读数请求信号ＣＰＵ－ＲＤ，另一方面在发生参考相位定位事件时防止将无效的相位累加值写入相位累加值寄存器，同时，向处理器发出参考相位定位状态指示信号ＲＰＨＡＣ。
我们采用现场可编程逻辑阵列（ＦＰＧＡ）实现ＰＤ。
1.2 数字式环路滤波器
数字式环路滤波器（ＤＬＦ）用于滤除ＰＤ输出信号中的高频噪声，并控制相位校正的速度。它的输出经Ｄ／Ａ转换后，控制ＶＣＯ的输出频率。根据ＤＬＦ算法的不同，ＤＰＬＬ可以有三种不同的工作模式。ＤＬＦ的算法由相位瞬变监视器决定。下面分别介绍相位瞬变监视器和ＤＬＦ的滤波算法。
1.2.1 相位瞬变监视器
相位瞬变监视器由单片机系统实现，用来监视鉴相器输出结果的变化，如图４所示。
用上一个相位累加值与当前的累加值相减，差值为Δθ。在一个相位平均周期内，Δθ对应着ＶＣＯＣＬＫ与ＲＣＬＫ相位差的变化。Δθ的大小决定着ＤＬＦ的算法，使ＤＰＬＬ工作在三种不同的模式：快捕模式、跟踪模式和保持模式。ＤＰＬＬ的工作模式变迁如图５所示。
当ＤＰＬＬ刚进入初始状态或退出保持态时，ＤＰＬＬ使用较大的ＤＬＦ增益以加快捕捉参考频率的速度，此时ＤＰＬＬ的工作模式称为快捕模式。用Δθ来调节先前计算的用于控制ＶＣＯ的电压控制值（ＶＯＬＣＯＮ）。如果Δθ为正，即当前的累加相位值小于上一个累加相位值，则意味着ＶＣＯＣＬＫ比ＲＣＬＫ要慢，这时就要增加ＶＯＬＣＯＮ的值。反之，就要减小ＶＯＬＣＯＮ的值。该功能由ＤＬＦ算法来实现。
当ＤＰＬＬ处于快捕模式时，如果相差值Δθ在连续３个相位平均周期都小于对应的快捕相差门限Δθｆａｓｔ，则ＤＬＦ取较小的增益，ＤＰＬＬ处于跟踪模式。此时， ＶＯＬＣＯＮ的调节方式和快捕模式时的相同。
当ＤＰＬＬ处于跟踪模式时，如果相差值Δθ大于保持态门限Δθｈｏｌｄ，则ＤＰＬＬ进入保持模式。此时，ＤＬＦ不再更新ＶＯＬＣＯＮ。在保持模式，如果相差值Δθ在连续３个相位平均周期都小于保持态门限Δθｈｏｌｄ时，ＤＰＬＬ将退出保持模式而进入快捕模式。
1.2.2 数字式环路滤波器的算法
ＤＬＦ的算法是指用于滤除ＰＤ输出信号中高频噪声以及计算ＶＯＬＣＯＮ的传递函数。根据该算法的不同，ＤＰＬＬ可以工作在快捕、跟踪和保持三种状态。
ＤＬＦ由具有积分特性的数字式低通滤波器构成。如果要使用一阶模拟滤波器得到锁相环，则该滤波器的传递函数可为：
Ｈ（ｓ）＝A / S （１）
ＩＴＵ－Ｔ Ｇ．８１３要求ＰＬＬ通常在１Ｈｚ～１０Ｈｚ之间，通带内幅值的增益不高于０．２ｄＢ，而且对高频分量应有－２０ｄＢ／（１０倍频程）的衰减，由此可以确定Ａ的取值范围。相位瞬变监视器根据相位累加值的变化，可以确定不同的Ａ值以使滤波器获得不同的增益，进而使ＤＰＬＬ在快捕和跟踪状态转换，或保持ＶＯＬＣＯＮ不变而处于保持态。
我们使用双线性映射法来设计符合式（１）滤波特性的无限冲激数字滤波器，其相应的Ｚ变换传递函数为：
Ｈ
这里Ｔｓ是ＤＬＦ的采样周期，等于相位平均器的相位平均周期。由式（２）即可得到该ＤＬＦ的递推滤波算法，该算法由单片机系统来实现。
1.3 压控振荡器及Ｄ／Ａ转换器
参看图１，压控振荡器（ＶＣＯ）是一个电压／频率变换装置，它的输出频率与输入控制电压呈线性关系，即
ｆ
当ＶＣＯ输出频率ｆ
假设Δｆ是ＶＣＯ的频率变化范围，ｂ是Ｄ／Ａ转换器的位数，则ＶＣＯ的输出频率精度Δｆ可表示为：
Δｆ＝Δf / 2 b (４）
由式（４）可以看出，Ｄ／Ａ转换器的精度决定着ＶＣＯ输出频率的精度。本ＤＰＬＬ使用１６位的Ｄ／Ａ转换器，以获得足够高的输出频率精度。
2 性能测试
我们对该ＤＰＬＬ的多种指标作了测试，下面主要给出锁定模式下的相位漂移和保持模式下的相位漂移。测试方法如图６所示。
2.1 锁定方式下的相位漂移
参看图６，将参考基准时钟ＲＣＬＫ和锁相环输出时钟ＶＣＯＣＬＫ分别接入比相仪的两个通道，当ＤＰＬＬ锁定于ＲＣＬＫ（ＶＣＯＣＬＫ 等于ＲＣＬＫ）时，即可测量在锁定方式下ＶＣＯＣＬＫ相对于ＲＣＬＫ的相位漂移。
图７中，一条曲线为ＩＴＵ－Ｔ Ｇ．８１３给出的锁定方式下允许的最大时间间隔相位误差（ＭＴＩＥ）模板的曲线，另一条曲线是相应的实测曲线。由图可知，本ＤＰＬＬ远远优于该项指标。
2.2 保持模式下的相位漂移
参看图６，当ＤＰＬＬ锁定于ＲＣＬＫ时，人为切断ＲＣＬＫ对ＤＰＬＬ的输入，ＤＰＬＬ则由锁定态进入保持态，可用比相仪测量在保持态时ＶＣＯＣＬＫ相对于ＲＣＬＫ的相位漂移。
图８中，一条曲线为ＩＴＵ－Ｔ Ｇ．８１３给出的ＤＰＬＬ由锁定态进入保持态所允许的最大相位变换模板的曲线，另一条曲线为对应的实测相位漂移曲线。由图可知，本ＤＰＬＬ远优于该项指标。
新闻来源：电子技术应用，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
暂无评论哦，快来评论一下吧！
2026-06-08
2026-06-12
2026-07-08