TMS320C203在高性价比、低功耗短波数字化接收机中的应用

    摘要：数字信号处理技术应用于短波通信领域已成为趋势，TI公司在90年代中后期推出了TMS320C2XX系列的DSP芯片，从而使便携式战术接收机数字化成为可能。本文介绍了一种高性能、低功耗的TMS320C203 DSP芯片的结构组成以及实现战术接收机数字化改造的软、硬件方案，并成功地研制了样机。

    关键词：短波通信 战术接收机 数字信号处理 TMS320C203

1 引言

在短波通信领域，短波数字化接收机以其强大的优势正逐步取代传统的模拟接收机，它采用先进的DSP技术和高精度A/D电路来完成对中频信号的滤、边带分离、放大、解调、AGC控制等功能。与传统的模拟机相比，短波数字化接收机的滤波性能、群时延、边带隔离度、AGC线性度及解调灵活性、整机可靠性、抗干扰性等均有显著提高。因此，国内短波接收机的制造厂家均相继推出中、高档的数字化接收机。然而，受成本、功耗、体积、性能等方面的限制，目前在短波通信领域广泛使用的便携式战术接收机尚无数字化的替代产品。TI公司在90年代中后期推出了高性能、低功耗、低价位的C2XX系列DSP芯片，从而使便携式战术接收机的数字化成为可能。本文介绍的就是用TI公司的TMS320C203来完成战术接收机数字化改造的解决方案。

2 TMS320C203芯片介绍

该战术接收机中使用了16位定点、40MIPS的TMS320C203DSP，这种DSP产品价格低廉，因而具有较高的性能价格比。该系列芯片是基于C5X系列的结构而设计的，因而大大节省了功耗和芯片体积。

C2XX系列DSP芯片采用改进的哈佛结构，这种结构的程序存储器和数据存储器的内部总线是分开的。各型号具有相同的CPU和总线结构。其CPU包括:32-bit算术逻辑单元CALL、32-bit累加器、16×16bit并行乘法器、32-bit乘积结果、3个定标器和8个16-bit辅助寄存器，且带有数据空间间接寻址用的专用算术单元；

程序控制部分提供了指令执行的4级流水结构，8级硬件堆栈和用户禁止中断线。程序控制部分的指令包括有指令操作、单周期乘法/累加指令、存储器块推移指令和检索寻址等。

C2XX系列的最大寻址空间为224kB，其中程序空间、数据空间和I/O空间各占64kB，全局空间占32kB(主要用于程序和数据引导)。在C203中具有544B的双访RAM（在一个指令周期内可以被访问两次，但至多允许一次写操作）可以分为B0、B1和B2三块。B0块长256B，被配置为片内程序/片内数据空间；B1块长256B，只能配置在数据空间（可间接寻址和页寻址，不能直接寻址）；长32B的B2块只能配置于数据空间（地址为60H～7FH），可直接寻址）。

C203中具有一个片内16bit定时器，可用于程序、数据和I/O空间的软件可编程等待状态发生器（0～7个等待状态），以及时钟选择的片内振荡器和锁相环。为提高系统运行的稳定性，一般都使用锁相环方式。

C203提供的42个通用中断包括RS、INT1、INT2及不可屏中断NMI。RS为中断0，用于上电复位时将程序和数据从ROM中引导入RAM，INT1和INT2虽然各有引出脚等外设连接，但它们共用同一个中断向量。在C203内部还集成有一个同步串行口和一个异步串行口。

与C50相比，C203也具有自己的一些缺点：

（2）不能自动保护现场而必须由用户自己缺点：

（2）无桶形移位寄存器，滤波时不能对程序空间中的滤波器系数自动地实现寻址的首尾衔接；

（3）不能提供指令块重复执行功能。

以上这些特点决定了C203指令的执行效率要低于C50。

3 DSP处理模块硬件方案

战术接收机DSP处理模块的硬件组成如图1所示。25kHz中频信号首先由轨对轨运放TLC2272进行低通放大，然后经过8阶巴特沃思型开关电容滤波器MAX295的抗混叠滤波，再经匝数比为1：1.8的变压器完成单双极转换后送往A/D转换器。图1中的A/D转换器为16位精度、并行输出的AD976A（最大功耗为100mW），其允许的最大采样率为200kSPS，对输入模拟电压的转换时间为4μs。重建滤波器采用MAX295，它输出的模拟信号一路是AGC电压，用以控制DSP板以前的放大器的增益；另一路为音频信号。选用的D/A转换器是12位精度的并口AD8582（最大功耗仅10mW）。

由于该电路相对比较简单，因而控制电路和时钟产生电路均采用74系列的CMOS芯片。EPROM27C256中存放有程序、4kB的正弦表和4kB的反正弦表以及各种滤波器系数。X25043为低电平复位的具有电压监控功能的E2PROM，该器件内部同时还集成了可编程看门狗定时器。X25043及其附属电路主要用于完成以下两个功能；

(1)系统上电复位时，将程序和数据从27C256引导至RAM中，平常则监控DSP的工作电压。

（2）存放校准滤波系数。校准时，该滤波器系数从X25043中调到DSP的双访RAM中，以准备进行校准滤波。

DSP与主机的通信接口如图2所示。由于成本、功耗和电路板面积的限制，电路中没有使用双端口RAM，而是采用两74HC574来形成与主机通信的双向通路。采样数据的接收采用中断方式，实际占用的是中断口2。而DSP则利用中断口1来接收主机所需发送的命令。

4 软件方案

TMS320C203以中断方式1接收主机命令，由于主机的中断口均已被占用，因而其指令执行速度也远远慢于DSP。因此，主机采用查询方式接收DSP的返回信息（并口）。此时74HC574只相当于一级的缓冲，在下次写脉冲到来以前，其中的信息必须被取走，另外，还应当保证信息的保存时间不超过20μs，其命令发送格式如图3所示。

由于每次命令发送中都包含多个命令。且每一个命令字都包括一个信头标识和多个信元（总长最多为4字节），因此接收命令的中断服务程序中设立了5单元的接收缓冲区和30单元的命令放置区。命令字的信头标识具有两个作用：

（1）以信头标识为偏址的命令字长度表为参照得出该命令令字长度。

（2）若DSP已收完该命令字，则将接收缓冲区中的各字节按含义拼装为字，并以信头标识为偏址，命令放置区首址为基础存入到命令放置区。

为确保命令传送的可靠性，该系统采用部分反馈重传的机制，即让DSP将工作方式字和解调方式字等重要命令回传给主机，主机再将其与最近发送的对应字进行比较，若有差别，则认为出错并重发。当然，在通信程序中还应包含其它的容错处理。

接收A/D采样数据采用中断2，由于要进行降5的抽取，因此，中断服务程序要对接收的数据个数计数，以在各解调程序中判断是否已收到5个采样数据。若是，则作解调处理，否则等待。解调程序运行一周所需的时间必须少于50μs，以便对下次收到的5个采样数据进行及时地处理。图4为简化的主程序流程示意图。

5 结束语