基于ISP芯片的汉字定时显示装置的设计

　　１　引言

　　汉字显示电路常用于移动通信和公共场所信息提示等数字显示系统中，传统的汉字显示实现方法是采用通用逻辑器件（如中小规模ＴＴＬ系列、ＣＭＯＳ系列）按传统的数字系统设计方法设计或者用单片机、单板机、计算机控制实现，其主要缺点是系统体积大、功耗大、成本高、可靠性低，且实现过程较繁琐　。本文介绍了一种基于在系统可编程逻辑器件实现新型可编程汉字定时显示装置的设计方案，该显示装置定时显示的最小间隔为１分钟，也可取消定时显示由外加脉冲决定汉字翻页显示的速度。可分数十页显示，每页同时显示１００个以上的汉字、字母及符号，可通过反复编程实现不同的汉字、字母及符号显示　，完全满足较高级场合对信息容量和显示的特殊要求。

　　２　新型汉字定时显示装置的工作原理

　　图１为汉字定时显示装置的工作原理框图，其工作原理如下：

　　１Ｈｚ的ＣＰ脉冲作为计时输入信号，时间按时、分、秒显示，时间预置到时，产生预置脉冲作为计数１计数脉冲，其输出作为地址信号送至数选器１用于选择汉字模块库，把选中的汉字模块库送至数选器２，进行动态扫描输出，以便用有限的ＩＳＰ器件Ｉ／Ｏ管脚，实现汉字模块库中若干汉字的同时输出，再通过分配器送到ＬＥＤ点阵显示器实现汉字显示。２ｋＨｚ的ＣＬＫ脉冲送到计数２，其输出的低位三位二进制用于产生汉字模块库，高位二进制经译码后产生用于确定汉字显示位置的特征码，同时ＣＬＫ脉冲送至计数３，其输出作为地址信号送到数选器２和分配器用于实现动态扫描显示。

　　３　汉字定时显示装置的实现方法

　　本数字系统采用基于芯片的自顶而下模块化设计方法，除了分配器、时间显示、汉字显示外，图１中的其它功能模块均被设计在两片Ｌａｔｔｉｃｅ公司的ｉｓｐＬＳＩ１０３２Ｅ器件中，该器件有６０００个ＰＬＤ等效门，３２个Ｇ　ＬＢ，６４个Ｉ／Ｏ端，最高工作频率为９０ＭＨｚ，设计工具选用Ｌａｔｔｉｃｅ公司和Ｄａｔａ　Ｉ／Ｏ公司等联合设计的ｉｓｐＥＸ　ＰＥＲＴ　ＳＹＳＴＥＭ设计的应用开发软件。该软件是一套进行ＣＰＬＤ　设计的高级设计工具，它基于Ｗｉｎｄｏｗｓ操作系统，支持多种模块设计输入方式，如：原理图、ＶＨＤＬ语言、Ｖｅｒｉｌｏｇ语言、ＡＢＥＬ－ＨＤＬ语言等。该软件支持逻辑功能仿真、器件时序仿真及逻辑综合，是一种先进的ＣＰＬＤ设计系统。在汉字定时显示电路设计中，系统顶层设计包括子系统功能分配、内部功能块的联接和对外的接口关系，采用原理图输入；底层设计既可完全采用ＶＨＤＬ语言或ＡＢＥＬ－ＶＨＤＬ语言，也可利用ｉｓｐＥＸＰＥＲＴ－ＳＹＳＴＥＭ强大的宏库功能以原理图输入。

　　图２是用原理图法实现的时间预置功能模块，图中时十位、时个位、分十位、分个位既可用原理图法也可用语言法设计，它们的输入来自各自计数器的输出，输出以列线表示，到时发出高电平，行线取出时间信号，通过行线与列线编程相连实现时间预置，图中的功能模块ＢＺＭＫ用于把１分钟的脉宽信号变化为其它脉宽的信号。

　　图３是用原理图法实现的脉宽信号变化功能模块，预置时间到时发出的高电平打开门电路１让１Ｈｚ脉冲通过，计数器计数，用原理图法设计的宽度预置模块是个组合电路，到预置宽度时间时发出低电平关闭门电路１、２，从而使门电路２输出所需宽度的脉冲信号。

　　下面是用语言法实现的以汉字“于”为例的单元汉字功能模块，见图４。在特征码确定汉字位置后，即可用计数器的低三位（Ａ２Ａ１Ａ０）来编制要显示的汉字。这里假设一个汉字由８＊８光点阵列组成，在显示时，一个汉字由每字８位的８个字构成。

　　在顶层原理图设计中，输入输出必须加缓冲器，锁定在ｉｓｐＬＳＩ１０３２Ｅ的管脚上，本研究的技术路线是　：主体数字系统部分设计→输入计算机产生．ＪＥＤ文件→下载到ＩＳＰ器件里→外围电路设计→印刷电路板设计制作→备好电子器件与材料→安装、焊接、调试→组装、验证。

　　本文介绍的采用在系统可编程逻辑器件设计的精密可编程汉字显示装置的方法，不仅简化了硬件的开发和制造过程，使体积大大减小、提高了系统的可靠性，最重要的是，可以在不修改硬件电路的基础上，仅通过修改设计软件，就可改变定时时间、汉字显示内容，满足了不同用户的需要。