系统级芯片(SoC)的复杂设计选择：EDA和IP

谢仲辉先生在全球半导体行业拥有超过25年的经验，他于2002年便在中国市场耕耘，见证了中国集成电路产业的发展。他现在全面负责新思中国市场的芯片设计软件及解决方案业务，为设计公司在各垂直应用市场如5G、AI、自动驾驶、高性能计算等领域的创新提供所需要的EDA技术及服务解决方案，协助合作客户如三星、联发科、紫光展锐、百度、阿里巴巴、燧原、地平线、寒武纪等领先芯片企业的研发创新。

1.在做系统级芯片(SoC)的设计规划时，需要考虑哪些主要因素？

大型设计需要缜密设计规划才能在设计收敛的同时保持。逻辑分区和调整它们各自的物理区块对于设计实现的运行时间、内存用量和流程复杂性有关键性的影响。传统的流程已经无法达到要求，新思独特的物理综合技术能够轻易地在逻辑综合的过程启用层级设计规划与自动布局，达到大型的全局优化与收敛。

2.目前主流的SoC一般包括哪些功能模块或IP？有什么新的技术趋势值得关注？

在高性能计算、消费类电子、通信与汽车应用领域中， SoC是一种主要的芯片产品形态。SoC与ASIC最大的区别就是形成了一个完整的片上系统，其中包括计算、存储、外设以及层次化总线等子系统，由此在一颗芯片上实现了一个完整的计算机系统结构组成。

SoC的这些关键子系统会根据不同的系统规格和应用场景，采用不同类型的IP。计算子系统通常包含CPU、GPU、以及AI处理器等同构或异构的计算单元。存储子系统通常会采用DDR/LPDDR/HBM/GDDR等标准的大容量外部动态随机存储器，以及基于SRAM的静态高速片上存储器。外部设备接口IP的种类更加丰富，我们生活中接触到的各类总线都有机会出现在系统芯片中。这其中负责承担高性能系统扩展功能的有PCI Express（CXL/CCIX）、HBI等接口标准，它们可以实现高速外设、Die-to-Die或多芯片互联的功能。目前PCI Express正在发展最新的6.0版本，而CXL已经演进到1.2版本。另外，我们还会有一些面向特定应用需求的专门接口总线，这包括USB、SATA、MIPI、DisplayPort、HDMI、UFS和以太网等种类繁多的技术标准。这其中新一代USB4已经随着苹果采用自研M1芯片的MacBook走进了大众视野，提供最高40Gbps的传输速率。DisplayPort也在朝着2.0标准发展，并最终会以80Gbps的带宽支持多路超高清显示输出。MIPI总线也在响应移动通信、多媒体和车载应用所提出的更高要求，逐步走向多元化。

片上总线子系统好比SoC的中枢神经，它负责实现各个子系统模块之间的高速互联与协同工作。片上总线根据拓扑结构的不同，也分为星形（Star）连接、环形（Ring）连接和网格（Mesh）连接。具体采用那种总线结构，需要根据设计目标进行复杂的仿真分析。目前随着人工智能技术的飞速发展，基于多种总线拓扑的混合类型（Hybrid）总线系统也逐步发展起来。

3.为SoC选择IP时主要基于什么标准或要求？如何实现差异化设计？

面对日益复杂的应用场景，SoC芯片及其子系统的架构设计变得越来越有挑战性。如何选择合适的IP，不仅事关功能正确性，更是决定了产品的性能、功耗、成本和生命周期风险控制。

首先，SoC设计者必须清楚的理解市场需求并制定恰当的产品规范。良好的产品应用场景分析与需求捕捉，决定了设计规范的合理性与有效性。目前的IP市场经过多年的发展已经趋于高度成熟，设计者可以轻松的寻找到支持各类协议标准的IP产品。但是，技术标准的堆砌并不能回答市场提出的问题。系统设计的经验积累，科学高效的分析手段，才是定标SoC系统规格的核心所在。

另外，IP产品市场也存在着很多供应商与解决方案。例如，同样名为USB 3.1的IP，其传输性能、设备兼容性、产品可靠性并不相同。IP产品的选型不能仅看产品特色和有吸引力的价格，设计者必须谨记每一个成熟的IP都是专业技能、技术诀窍、量产时间与失败教训的综合产物。没有广泛的用户基础和量产记录，没有趟过各种陷阱深坑的深厚设计积累，一款IP产品是不可能担得起“可靠”这两个字的。在很多时候，IP选型最直观的感受是“便宜好用”更有吸引力。然而，设计者在节省早期IP选型费用的时候，却忽略了SoC的IP集成过程所需要的友好性要求，以及产品模拟验证、原型仿真所强调的时间和风险成本。这样的认知误区很容易造成远高于所节约IP购买费用的边际成本支出。

最后，SoC设计的IP选型也需要特别关注产品的兼容性和互操作性。而这个指标确是最难考察的。IP产品目前有一种通用化的倾向，即一个IP同时支持多种不同的协议，通过预先配置实现不同技术标准的并存。这种技术路线其实强调的是IP模块的复用性和较低的设计成本。与协议允许的标准共存（例如Type-C上的USB/DP Combo）所不同的是，过多的接口协议复用，会造成验证复杂度状态空间的爆炸，从而给SoC集成验证的收敛带来挑战。针对单一类型协议设计的IP，在设计目标上更加单纯，能够提供最优的PPA（性能/功耗/面积）指标。同时其仿真验证更加完备，更易实现良好的兼容性和互操作性目标。

总之，SoC的IP选型是一件复杂和专业的工作，需要多年的自研积累，并与业界领先的解决方案提供商合作完成。芯片产品质量管控的意义远高于特性差异化的需求；可靠的IP能够带来稳定的量产能力，一定会帮助客户走向成功。当然，设计者还是会在乎SoC设计的差异化。在这方面，SoC的开发其实更需要关注产品定义与市场调研。差异化竞争优势实际上来源于垂直领域的精耕细作，而不是设计规格的加减法。随着半导体工艺的飞速发展和市场需求的不断迭代，只有长期专精于IP解决方案的头部提供商才可以紧紧跟随先进制造节点的演进，并持续为客户提供高品质的IP产品。最强大的差异化就是先进工艺的背书，同样尺寸的笔记本电脑，14nm工艺和5nm工艺CPU所带来的效能差异是显而易见的，通常这直接决定了产品的核心竞争力。IP其实很复杂，小小的SoC是人类伟大工程智慧的结晶。

4.当前SoC在设计验证方面遇到哪些挑战？有什么应对解决方案？

SoC的挑战主要是芯片工艺的提升，7nm/5nm，以及未来更先进的制程，设计的规模和复杂度显著的提升，无论是设计的功能验证完整，性能的稳定达标，功耗的需求都面临了巨大挑战，这就是我们常说的PPF（power，performance，function）。还有就是TTM的挑战，要在更短的时间内完成，挑战更大。Synopsys采用verification continuum platform，领先的验证工具链和验证方法学可以满足客户的需求和挑战。

在芯片设计的各阶段，需要不同的验证方法和多种验证工具相互配合，来解决不同的问题。

以5G 、大数据、智能驾驶、物联网为例，芯片的类型、数量和复杂度都有了指数式的增长，并且对SoC研发周期的更高要求。如何在更少的研发时间里完成更多的验证工作？一是灵活使用多种验证方式和工具，比如合理制定验证标准，通过形式验证，低功耗验证，功能安全验证，软硬件协同验证等方式；二是让设计自身具有可配置性，针对不同的应用场景，可以通过升级底层软件或固件、或者是通过硬件重构来解决出现的问题。

5.AI在复杂的高性能SoC设计中能够发挥什么作用？未来设计趋势如何？

复杂的高性能SoC设计过程，有无限的设计参数可供探索，例如模块布局，设计尺寸和形状，以及无数的EDA自动化工具流程和变量可以尝试。设计探索阶段对最终结果潜在影响巨大，所以设计团队往往在这个阶段投资大量人力和机器资源，花费大部分的总体设计时程。AI与ML的科技进展可以大幅加速设计探索的速度，比如Synopsys 的DSO.ai与设计实现工具内建的ML技术，不但能更快的达到设计目标，还能减少探索过程中需要投资的人力与机器资源。