SiGe BiCMOS助力 5G毫米波RF整合更轻易

业界多认为，混合波束成形将是工作在微波和毫米波频率下5G系统的首选架构。 此架构综合运用数字(MIMO)和模拟波束成形，克服高路径损耗并提高频谱效率。

如图1所示，m个数据流的组合分割到n条RF路径上以形成自由空间中的波束，故天线组件总数为乘积m×n。 数字串流可透过多种方式组合，既可利用高层MIMO将所有能量导向单个用户，也可利用多用户MIMO支持多个用户。

视应用决定RFIC整合度和制程选择

本文将检视一个简单的大规模天线数组范例，藉以探讨毫米波无线电的最优技术选择。 现在深入查看毫米波系统无线电部分的方块图，可以看到一个经典超外差结构完成微波讯号到数字讯号的变换，然后连接到多路射频讯号处理路径，这里主要是运用微波移相器和衰减器实现波束成形。

传统上，毫米波系统是利用分离组件所建构，导致其尺寸较大且成本较高。 这种系统里面的组件使用CMOS、SiGe BiCMOS和GaAs等技术，使每个组件都能得到较优的性能。 例如，数据转换器现在采用CMOS制程开发，使采样率达到GHz范围。 上下变频和波束成形功能可以在SiGe BiCMOS中有效实现。 根据系统指针要求，可能需要基于GaAs功率放大器和低噪声放大器，但如果SiGe BiCMOS能够满足要求，利用它将能实现较高的整合度。

对于5G毫米波系统，业界希望将微波组件安装在天线基板背面，这要求微波芯片的整合度必须大大提高。 例如，中心频率为28GHz的天线的半波组件间距约为5mm。 频率越高，此间距越小，芯片或封装尺寸因而成为重要考虑因素。 理想情况下，单波束的整个方块图都应当整合到单个IC中；实际情形中，至少应将上下变频器和RF前端整合到单个RFIC中。 整合度和制程选择在某种程度上是由应用决定的，在下面的范例分析中将会提到这一点。

运用SiGe放大器减轻RFIC置入天线组件难度

此分析考虑一个典型基地台天线系统，EIRP要求为60dBm。 假设条件如下：

． 组件增益=6dBi(瞄准线)。

． 波形PAPR=10dB(采用QAM的OFDM)。

． P1dB时的功率放大器PAE=30%。

． 发射/接收开关损耗=2dB。

． 发射/接收工作周期=70%/30%。

． 数据串流数量=8。

． 各电路模块的功耗基于现有技术。

该模型是建立在八组数据串流的基础上，链接到不同数量的RF链上。 模型中的天线数量以八的倍数扩大，最多512个组件。 图2显示功率放大器线性度随着天线增益提高而变化的情况。

须注意的是，由于开关损耗，放大器的输出功率要比提供给天线的功率高2dB；当给天线增加组件时，方向性增益随着X轴对数值提高而线性提高，因此，各放大器的功耗要求降低。

为了便于说明，文中在曲线上迭加了技术图，指示哪种技术对不同范围的天线组件数量最佳。 须注意不同技术之间存在重迭，这是因为每种技术都有一个适用的值范围。 另外，根据制程和电路设计实践状况，具体技术可以实现的性能也有一定范围。

组件非常少时，各链需要高功率PA(GaN和GaAs)，但当组件数量超过200时，P1dB降到20dBm以下，处于硅制程可以满足的范围。 当组件数量超过500时，PA性能处于当前CMOS技术就能实现的范围。

现在考虑组件增加时天线Tx系统的功耗，如图3所示。 同预期一样，功耗与天线增益成反比关系，但有一个限值。 超过数百组件时，PA的功耗不再占主导地位，导致效益递减。

整个系统的功耗(包括发射器与接收器)。 如预期一样，接收器的功耗随着RF链的增加而线性提高。 若将不断下降的Tx功耗曲线迭加在不断上升的Rx功耗曲线上，会观察到一个最低功耗区域。


本例中，最低值出现在大约128个组件时。 回顾出示的技术图，要利用128个组件实现60dBm的EIRP，最佳PA技术是GaAs。

虽然使用GaAs PA可以实现最低的天线功耗和60dBm EIRP，但这可能无法满足系统设计的全部要求。 前面提到，很多情况下要求将RFIC放在天线组件的λ/2间距以内。 使用GaAs发射/接收模块可提供所需的性能，但不满足尺寸约束条件。 为了利用GaAs发射/接收模块，须要采用其他封装和布线方案。

优先选择可能是增加天线组件数量以使用整合到RFIC中的SiGe BiCMOS功率放大器。 图4显示，若将组件数量加倍，达到约256时，SiGe放大器便能满足输出功率要求。 功耗的增幅很小，而且可以把SiGe BiCMOS RFIC放到天线组件(28 GHz)的λ/2间距以内。

将这一做法扩展到CMOS，发现CMOS也能实现整体60dBm EIRP，但从技术图看，组件数量还要加倍。 因此，这种方案会导致尺寸和功耗增加，考虑到电流技术限制，CMOS方法不是可行的选择。

考虑讯号链/IC制程优势确定最佳方案

因此，本文分析建议，若同时考虑功耗和整合尺寸的话，当前实现60dBm EIRP天线的最佳方案是将SiGe BiCMOS技术整合到RFIC中。 然而，如果考虑将更低功耗的天线用于CPE，那么CMOS当然是可行的方案。

此一分析是基于当前可用技术，但毫米波硅制程和设计技术正在取得重大进步。 我们预计未来的硅制程会有更好的能效和更高的输出功率能力，将能实现更小的尺寸并进一步优化天线尺寸。

随着5G的到来日益临近，设计人员将持续遇到挑战。 为毫米波无线电应用确定最佳技术方案时，考虑讯号链的所有方面和不同IC制程的各种优势是有益的。

(本文作者为ADI通讯事业群技术长)