满足复杂IC设计 明导硬体模拟器增添应用程式
来源:新电子发布时间:2016-02-2649浏览
询问 AI为抢攻复杂晶片设计商机，明导国际(Mentor Graphics)宣布为Veloce硬体模拟平台推出新型应用程式(Apps)，可快速扩展用于SoC和系统设计验证的硬体模拟使用模型，同时，新型Veloce Apps还可因应内电路硬体模拟(ICE)除错、良率提升，以及晶片量产与闸级验证等领域的挑战。
明导国际硬体模拟部门产品市场经理Gabriele Pulini认为，随着物联网发展持续增温，复杂化IC设计需求将逐渐成长。
明导国际硬体模拟部门产品市场经理Gabriele Pulini表示，尽管2016年半导体市场景气看淡，智慧手机发展也趋于饱和，但随着物联网(IoT)发展持续增温，如自动驾驶系统(ADAS)等应用兴起，复杂化的晶片设计将逐渐成长。为此，明导推出此一解决方案，以加速验证与设计时间，未来该公司也将持续发展这块市场，此一市场将会是明导重要的营收来源。
Veloce硬体加速模拟平台为明导Enterprise Verification Platform(EVP)核心技术，EVP通过将高级验证技术融合在一个综合性平台中，提高了ASIC和SoC功能验证的生产率。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath，可解决复杂SoC和系统设计中的关键系统级验证难题。这些应用程式在升级的Veloce OS3作业系统上运行，而新的作业系统加快了设计编译周期、闸级网表流程和波形产生时间(Time to Visibility)。相较于以硬体为中心的策略，Veloce OS3上的Veloce Apps可以更快速地向更多工程师提供更丰富的功能。
据了解，每种新型Veloce Apps均可解决一项特定验证问题：Veloce Deterministic ICE加入了100%电路侦错可见性和错误可重复性，从而克服了内电路硬体模拟环境的不可预知性，并可使用其他“基于模拟的”使用模型。
Veloce DFT可提升下线之前的可测试性设计(DFT)验证速度，从而最大程度地降低灾难性故障的风险，并极大减少了DFT电路插入后验证设计的执行时间；至于Veloce FastPath则可以在更快速的模型执行速度验证大型多时脉SoC设计时，优化硬体加速模拟性能。
此外，Veloce OS作业系统为Veloce平台增加了软体可程式设计性和资源管理，使其更容易添加可提高硬体模拟加速器投资回报(ROI)的全新使用模型。最新升级的Veloce OS3涵盖多种创新，包括：整合全新的高性能平台，减少50%的编译时间；更快速的闸级流程“随插随用”，能接受平面或阶层化的网表设计。
新闻来源：新电子，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
