为什么说7nm工艺对半导体来说是个大挑战？

　　7纳米制程节点将是半导体厂推进摩尔定律（Moore’sLaw）的下一重要关卡。半导体进入7纳米节点后，前段与后段制程皆将面临更严峻的挑战，半导体厂已加紧研发新的元件设计架构，以及金属导线等材料，期兼顾尺寸、功耗及运算效能表现。

　　台积电预告2017年第二季10纳米芯片将会量产，7纳米制程的量产时间点则将落在2018年上半。反观英特尔（Intel），其10纳米制程量产时间确定将延后到2017下半年。但英特尔高层强调，7纳米制程才是决胜关键，因为7纳米的制程技术与材料将会有重大改变。

　　［@B］元件设计/新材料整合难度飙高半导体决战关键7纳米［@C］

　　比较双方未来的制程蓝图时间表，台积电几乎确认将于10纳米制程节点时超越英特尔。但英特尔财务长StacySmith在2016年MorganStanley技术会议上强调，7纳米制程才是彼此决胜的关键点，并强调7纳米的制程技术与材料与过去相比，将会有重大突破。

　　过去，在90纳米制程开发时，就有不少声音传出半导体制程发展将碰触到物理极限，难以继续发展下去，如今也已顺利地走到10纳米，更甚至到7或是5纳米制程节点，以过去的我们而言的确是难以想像。

　　英特尔在技术会议上的这一番谈话，引起我们对未来科技无限想像的空间，到底英特尔将会引进什么样的革新技术？以及未来在制程发展上可能会遭遇到什么样的挑战？本文将会试着从半导体制程的前段（元件部分）、后段（金属导线）以及市场规模等因素来探讨先进制程未来可能面临的挑战，以及对应的解决办法。

　　闸极设计走向全包覆结构

　　半导体前段制程的挑战，不外乎是不断微缩闸极线宽，在固定的单位面积之下增加电晶体数目。不过，随着闸极线宽缩小，氧化层厚度跟着缩减，导致绝缘效果降低，使得漏电流成为令业界困扰不已的副作用。半导体制造业者在28纳米制程节点导入的高介电常数金属闸极（High-kMetalGate，HKMG），即是利用高介电常数材料来增加电容值，以达到降低漏电流的目的。其关系函式如下：

　　根据这样的理论，增加绝缘层的表面积亦是一种改善漏电流现象的方法。鳍式场效电晶体（FinFieldEffectTransistor，FinFET）即是藉由增加绝缘层的表面积来增加电容值，降低漏电流以达到降低功耗的目的，如图1所示。

图1传统平面式（左）与鳍式场效电晶体（右）图片来源：IDF，IntelDevelopmentForum（2011）

　　图2为未来电晶体科技发展蓝图与挑战。鳍式场效电晶体为三面控制，在5或是3纳米制程中，为了再增加绝缘层面积，全包覆式闸极（GateAllAround，GAA）将亦是发展的选项之一。但结构体越复杂，将会增加蚀刻、化学机械研磨与原子层沉积等制程的难度，缺陷检测（DefectInspection）亦会面临到挑战，能否符合量产的条件与利益将会是未来发展的目标。

图2未来电晶体科技发展蓝图与挑战图片来源：AppliedMaterials（2013）

　　III-V族、矽锗材料呼声高然物理挑战艰钜

　　改变通道材料亦是增加IC运算效能与降低功耗的选项之一，电晶体的工作原理为在闸极施予一固定电压，使通道形成，电流即可通过。在数位电路中，藉由电流通过与否，便可代表逻辑的1或0。

　　过去通道的材料主要为矽，然而矽的电子迁移率（ElectronMobility）已不符需求，为了进一步提升运算速度，寻找新的通道材料已刻不容缓。一般认为，从10纳米以后，III-V族或是矽锗（SiGe）等高电子（电洞）迁移率的材料将开始陆续登上先进制程的舞台。