台积电InFO封测延后一年 搭配16纳米夺苹果大单

　　台积电内部全力酝酿在16纳米制程抢回苹果（Apple）处理器芯片订单，决定将规划许久的InFO（Integrated Fan-out）封测计划全面延后一年上线，寄望2016年搭配16纳米制程，全面拿回苹果下世代A10处理器芯片订单。然部分IC设计客户认为，InFO成本仍过高，恐难与传统芯片尺寸覆晶封装（FC CSP）技术匹敌，力促台积电再度端出Cost-down版本，避免市场叫好不叫座。不过，相关消息仍有待台积电进一步证实。

　　台积电封测计划原本布局3D IC技术，先尝试推出2.5D封测技术CoWoS（Chip on Wafer on Substrate）试水温，然碍于成本过高，仅获得赛灵思（Xilinx）采用，台积电遂决定推出低价版本的InFO封测技术，希望提升客户导入意愿，根据台积电原本规划，InFO技术将在2015年量产，业界预期会从20纳米制程开始导入。

　　不过，近期业界传出台积电为了能一出手即命中关键客户苹果，决定让InFO技术量产时间点延后到2016年，紧密配合16纳米FinFET制程放量时程，希望能一举痛击三星电子（Samsung Electronics），拿回苹果2016年新款处理器芯片大单，并让InFO技术策略一战成名。

　　尽管台积电20纳米制程顺利拿下苹果A8处理器芯片订单，但苹果A9处理器芯片订单却再度让三星抢回一大块，台积电对于2016年透过16纳米FinFET制程及InFO技术争取A10处理器芯片订单寄予厚望。

　　目前台积电第一代InFO技术产品已通过认证，锁定16纳米FinFET制程，全力巩固大客户订单，后续InFO技术将以10纳米制程为目标，预计2017年之后量产。半导体业者认为，10纳米制程将是台积电关键战役，现阶段积极布局封测技术，将成为台积电更上一层楼重要推手。

　　台积电当初跨入封测市场，主要是考量封测技术已跟不上晶圆代工技术脚步，业界传出台积电早期争取苹果处理器芯片订单时，就是败在封测良率上。不过，部分IC设计客户认为，InFO封测技术成本仍过高，且现阶段良率偏低，至少成本结构必须能够与FC CSP互别苗头，才有机会提升InFO技术渗透率，业者纷希望台积电能再端出Cost-down封测技术版本。

　　另外，面对台积电大军压境封测领域，对于其他封测大厂形成相当大竞争压力，矽品日前揭露Fan-out封装技术进度，2015年准备量产低阶解决方案，未来目标锁定高阶技术的手机处理器芯片应用，同样将在2016年全面加入战局。