台积电就WLCSP发表演讲 封装技术水平提高

　　半导体封装技术相关国际学会“2015 Electronic Components and Technology Conference（ECTC）”（2015年5月26～29日，美国圣地亚哥）于美国时间2015年5月26日开幕。　　

　　全球最大的硅代工企业——台湾台积电（TSMC）在上届的“ECTC 2014”上只做了一场演讲，而本届做了四场演讲。其中两场是关于三维积层的，其余两场是关于晶圆级CSP（wafer-level chip scale package：WLCSP）的。　　

　　题为“A flexible interconnect technology demonstrated on a Wafer-level Chip Scale Package”的演讲（演讲序号20-2），是关于旨在提高200mm2大面积芯片的WLCSP封装可靠性的内容。台积电不仅从事半导体前工序，还在向 晶圆级封装领域扩大业务，其技术水平备受关注。

　　不用底部填充树脂也可以确保封装可靠性

　　一般而言，WLCSP的芯片面积越大，封装基板与硅之间的热膨胀差所导致的应力就越大。因此，基板与WLCSP的接合处——焊球上会产生裂缝，导致封装可靠性降低。为改善这一点，原来采取的方法是在基板封装后在基板与芯片之间注入底部填充树脂来加固的。

　　与之不同的是，此次的目标是，即便是大芯片也不用注入底部填充树脂便可以确保封装可靠性。在硅芯片上呈阵列状排列焊盘（Pad），以铜线键合形成N字形引 线端子。将线头作为连接端子，在以锡膏印刷方式预涂了焊盘（land）的印刷基板上作倒装芯片接合（图1）。

　　台积电对这种样品实施了跌落试验和温度循环试验，评估了封装可靠性。结果表明，两项试验可靠性都得到改善，据称由此得出即使大面积芯片，也可以不用底部填充树脂就能实现出色的封装可靠性。

　　验证使用的样品是在200mm2的正方形硅芯片上，呈阵列状排列了1000多个400μm间隔的圆形焊盘，并作铜线键合的。在N字形引线形成技术上，引线键合厂商日本KAIJO公司予以了帮助。