暗硅时代摩尔定律变慢后 SoC的发展会经历怎样剧烈变革？

　　由于不能降低晶体管单位功耗（power per transistor），如今半导体器件已经进入暗硅（dark silicon）时代：为了满足功耗设计要求，通常情况一颗芯片只有部分晶体管在工作，而其余部分晶体管则处于休眠状态。

　　举例来说，假设功耗预算相同，一颗28纳米工艺的芯片，若分别采用20纳米、16/14纳米、10纳米、7纳米或5纳米来生产，那么设计时须保证同一时刻各有一定比例的晶体管不能工作，这个比例将依次为33%、45%、56%、75%与80%。

　　暗硅时代的到来催生了多核及存储器辅助（memory assist）与设计等新技术来降低功耗。现在为了在达到在最小面积上实现高性能逻辑电路，往往需要采用长栅器件（longer gate length devices，长栅器件不适合存储器与图形处理器（GPU）领域）。因此，在一颗裸片上支持多种栅间距（gate pitches）或将成为非常有优势的工艺。

　　在一颗芯片中提供不同的阈值电压也可以降低产品的功耗。例如，一种设计方法即把所有时序上要求不高的晶体管阈值电压提高，与所有晶体管都是一个阈值电压的设计相比，能以更低的功耗达到相同的性能表现，这种设计方法所降低的功耗，与同一设计在两个工艺节点之间的功耗差距相当！

　　“理想的工艺自然是希望能造出最快又最省电的晶体管，并提供速度与功耗权重不同的工艺选项。”Greg说道。未来的产品为了功耗可能会对产品性能作出限制，一种选择是实现多器件的异质集成（heterogeneous integration）。

　　减少变异性是Greg演讲的重点之一，在国际电子器件会议（IEDM）的Coventor活动上，这个观点也被重复，可以看出减少器件变异性的重要性。器件工程师专注与提高工艺的平均水平，但是IC设计工程师则更关注工艺器件的分布特性。对设计工程师来说，以降低器件平均性能为代价来减小变异性，也是值得的！

　　Greg在演讲中也提到，很多正在开发的新工艺器件变异性更大，因此这些新工艺的性能等到真正实现量产时可能并不如预期。

　　Greg的前半部分讲的内容集中在半导体工艺方面，即如何缩减工艺尺寸，总结一下要点如下：

　　摩尔定律在变慢--后道（封装）成本上升明显。

　　登纳德缩放定律（Dennard Scaling，Dennard Scaling是Robert Dennard于1974年的一篇论文提出的，主要思想是认为MOSFET的功率密度是常数，即工艺尺寸缩减，功耗跟随降低 ）愈发难以为继 –-根据现在的工艺特性，减小变异性与降低接触阻抗是主要的技术投入方向。长期来看，需要在保证供电电流的基础上不断降低供电电压。

　　当摩尔定律变慢以后--类似异质集成等颠覆性新技术越来越重要