CITE 2014八大产业预测：集成电路迎爆发

　　一、CITE2014风向标之集成电路：发展面临的两大限制和三条路径

　　沿着“摩尔定律”，集成电路技术走过了50余年的历程。如今的生产技术已接近达到22nm，如果继续沿着按比例缩小(scaling down)之路走下去，根据2011年ITRS(International Technology Roadmap for Semiconductors)的预测，DRAM的最小加工线宽在2024年有可能达到8nm，进入量子物理和介观(mesoscopic)物理的范畴，这时将面对两大限制。一是微观尺度限制。由于介观尺度的材料一方面含有一定量粒子，无法仅仅用薛定谔方程求解，同时，其粒子数又没有多到可以忽略统计涨落的程度(根据传统测量方法得到的硅原子半径为110pm，通过计算方法得到的硅原子半径111pm)，这就使得集成电路技术的进一步发展遇到很多物理障碍，如费米钉扎、库伦阻塞、量子隧穿、杂质涨落、自旋输运等，需用介观物理和基于量子化的处理方法来解决。二是功耗限制。英特尔认为他们Pentium系列芯片的功率密度已与电炉相当。由于高温对集成电路的高频性能、漏电和可靠性劣化产生巨大影响，如任其发展，则集成电路的发热要向着核反应堆、火箭喷嘴乃至太阳表面的功率密度发展，显然，这是不可能被接受的事实。对于不断增长的热耗散，要么采用水冷装置来解决散热问题，但这与电子设备的小型化、轻量化、移动化的发展方向相悖;要么必须开发低功耗乃至甚低功耗的集成电路来解决集成电路功耗不断上升的问题。

　　如何突破集成电路的上述限制并满足节能社会的需求，目前在进行的有三条技术途径：一是继续摩尔定律(More Moore)，也就是继续走scaling down之路，将与数字有关的内容集成在单一芯片上，成为芯片系统(SoC，system on chip)，但16/14nm之后的大生产工艺尚不明朗，还正在摸索之中;二是超越摩尔(More than Moore)，即采取系统封装(SiP，System in Package)的方法将非数字的内容，如模拟电路、射频电路、高压和功率电路、传感器乃至生物芯片全部集成在一起，形成功能更全、性能更优、价值更高的电子系统;三是采取新原理(Beyond CMOS)，即采用自下而上(bottom up)的方法或采用新的材料创建新的器件结构，如量子器件(单电子器件、自旋器件、磁通量器件等)和基于自组装的原子和分子器件(石墨烯、碳纳米管、纳米线等)，也有可能随着物理、数学、化学、生物等新发现和技术突破，另辟蹊径，建立新形态的信息科学技术及其产业。预计集成电路技术在21世纪30年代，上述技术途径在相互碰撞的火花中会产生革命性的突破。

　　虽然器件结构、器件材料在未来的几十年中有可能产生革命性的变化，但是，硅平面工艺作为加工工艺将相对长期存在，如机械工业、航空运输业存在了200多年一样，而且它的应用将从集成电路向各相关领域发展，如微机电系统(MEMS)与纳机电系统(NEMS)，用于制备各种传感器和生物芯片、显示器件、微光学系统、节能环保器件以及神经控制单元等。硅基CMOS技术(包括经典与非经典)在21世纪的上半叶仍将是集成电路的主流技术。其中，为解决传统(经典)CMOS器件与电路遇到的各种困难而提出的包括新结构、新材料和新工艺在内的，我们称之为非经典的CMOS器件与电路，将在小于4nm技术节点后逐步发挥作用。但是无论是哪种结构、材料与工艺，从产业经济效益考虑，必将首先采用与现行硅基CMOS技术相兼容。已经投入数以万亿美元的集成电路产业仍将保持着顽强的生命力。