航天事业屡传好消息 中国宇航级CPU和美国有多大差距？

　　今年以来，中国航天事业屡屡传出好消息，先是在今年4月将我国首颗微重力科学实验卫星实践十号送上预定轨道，又在今年8月发射了全球首颗量子卫星墨子号。不久前，神舟11号与天宫二号完成了对接和分离。在11月1日，中国航天科技集团在珠海航展现场召开新闻发布会上宣布我国首个北斗全球“厘米级”定位系统——“夔龙系统”建设工作全面启动，夔龙系统通过计算从全球多达300个以上的多系统卫星导航参考站所获取的观测数据，将卫星导航终端定位精度提高到“厘米级”。

　　在这些人造卫星和神舟飞船中，有一样电子元件发挥这至关重要的作用，那就是宇航级CPU，这些装载在人造卫星和神舟飞船上的CPU的作用相当于人类的大脑。那么，宇航级CPU相对于日常商用的CPU有何不同？宇航级CPU是怎么做到在太空中正常工作的？中国在宇航级CPU上和美国还有多大差距呢？

　　CPU在太空中要面临恶劣的工作环境

　　宇航级CPU构成了人造卫星的大脑，为了能在星际空间这样的恶劣条件下工作，不仅要应对极端苛刻的高温和低温，还要能应对无处不在的宇宙辐射。

　　在太空环境中，物体的温度取决于太阳的光照，由于不存在空气散热，受光面和被光面温差非常大。以轨道高度为300至400km的轨道的温度为例，受光面温度约为150℃，背光面温度约为-127℃，温差约为300℃。因此，美国的航天飞机舱外航天服的耐温阈值为：高温149摄氏度，低温-184.4摄氏度。

　　在太空环境中，宇宙辐射是不可避免的，而宇宙辐射恰恰会对CPU造成损坏。微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应（TID）、单粒子效应（SEE）和剂量率（Dose Rate）效应。

　　总剂量效应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏，包括漏电流增加、MOSFET阈值漂移，以及双极晶体管的增益衰减。

　　SEE是由辐射环境中的高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏感区引发的。在ｐ－ｎ结两端产生电荷的单粒子效应，可引发软误差、电路闭锁或元件烧毁。SEE中的单粒子翻转会导致电路节点的逻辑状态发生翻转。

　　剂量率效应是由甚高速率的γ或Ｘ射线，在极短时间内作用于电路，并在整个电路内产生光电流引发的，可导致闭锁、烧毁和轨电压坍塌等破坏。上述情况都会导致芯片损毁。

　　正是因此，商业级、工业级、军品级、宇航级CPU有着不同标准。由于各种测试非常多，数据指标也非常细，这里仅就工作温度做罗列：

　　商业级CPU的工作温度为0℃～70℃。

　　工业级CPU的工作温度为-40℃～85℃。

　　军品级CPU的工作温度为-55℃～125℃。

　　宇航级CPU不仅在工作温度上有着不亚于军品级CPU的水准，而且还有抗辐射等方面的要求。

　　如何做到抗辐射

　　对于应对高温和低温，主要是将电路的时序冗余加大，并降低功耗。本文重点说说如何实现抗辐射。有人说，抗辐射技术不就是给芯片加一个抗辐射封装么？这有什么难的。

　　其实封装对芯片的保护是有限的，高能粒子流可以打穿芯片的封装材料，进入芯片内部对芯片造成破坏。

　　抗辐射加固主要有设计和工艺两种加固技术，或者根据需要组合使用这两种技术。

　　从广义上讲，抗辐射加固设计包括材料设计、系统设计、结构设计、电路设计、器件设计、封装设计、软件设计等。从狭义上讲，一般是指采用电路设计和版图设计减轻电离辐射破坏的方法。

　　工艺加固是用特殊的工艺进行抗辐射加固的技术。工艺步骤可以是制造商或军方专有的，也可以是以加固为目的将特殊的工艺步骤加入到标准制造商的晶圆制造工艺中去。抗辐射加固工艺技术具有高度的专业化属性和很高的复杂性。

　　从系统、结构、电路、器件级的设计技术方面进行抗辐射加固设计可以采用以下方式进行抗辐射加固设计：

　　一是采用多级别冗余的方法减轻辐射破坏，这些级别分为元件级、板级、系统级和飞行器级。

　　二是采用冗余或加倍结构元件（如三模块冗余）的逻辑电路设计方法，即投票电路根据最少两位的投票确定输出逻辑。

　　三是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术，以及掺杂阱和隔离槽芯片布局设计；

　　四是加入误差检测和校正电路，或者自修复和自重构功能；

　　五是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术，以及掺杂阱和隔离槽芯片布局设计。