中国半导体产业链繁荣的背后的秘密

　　“十年树木”，自2000年国务院发布18号文件至今，中国半导体产业这颗支撑中国电子业基础的大树已然树立，十一五规划中集成电路产值翻倍的计划提前完成，十二五计划有望再次翻倍，而这是建立在中国大陆的整个半导体产业链日渐完整和成熟的基础上的，由此还造就了不少上市企业，也带来了芯片设计公司的繁荣景象，本文通过勾勒整个产业的协同发展大局，为大家揭开芯片行业繁荣背后的秘密。

　　EDA厂商不断创新顺应需求

　　芯片公司之间激烈的竞争实际上促进了它们对EDA产品的需求，因为没有后者的帮助，芯片设计公司是难以获得市场竞争力的。SpringSoft亚太区销售副总裁林荣坚认为：“对于设计的重用， 以及第三方的IP使用，更先进的设计理念和方法学的引进，都表现得比过去更加的积极，尤其是验证团队及其验证方法更加得到重视。”由于涉及重用以及IP的广泛使用，芯片设计的工作更多的是集成，而由于不同功能模块来源广泛，系统验证变得更加重要。另一方面，由于设计规模加大和集成度的提高，验证的难度和挑战也在加大。因此，多数主流芯片设计公司已经在使用System Verilog Testbench以及UVM/VMM等先进的验证方法，同时更多的验证团队独立于设计团队，并且规模甚至超过设计团队。整个IC团队的工作已经分割为：核心IP设计与验证，系统集成，系统验证。

　　相应的，对于每个设计环节的EDA工具都会充分考虑对于核心竞争力的影响，并且对于EDA厂商的服务和技术支持也有更高的要求。比如从前许多设计公司满足于整套EDA设计流程，因为这样维护成本较低，保证芯片设计可以完成。但近年来更多芯片设计公司，包括主流的国内设计公司，都已开始采用混合不同厂商的EDA流程，因为这样可以保证更好的设计效率，甚至实现主流全套流程无法实现的性能。这样的设计流程的实现除了需要IC设计公司配备更专业的CAD团队，也对EDA工具的兼容性提出了更复杂的要求。

　　Cadence中国区总经理刘国军认为芯片的开发中软件开发的工作量早已经超过硬件本身，除了芯片设计本身也需要做参考设计，方案与系统的完整性这个趋势在国内尤其明显，因为国内很多整机厂商的设计能力还比较弱，需要一些完整的方案。这就对EDA的软硬件并行设计能力和系统级设计能力提出了极高的要求。如果能够根据系统要求对芯片作顶层优化1%，那么在硬件功耗方面会有50%的提高，这个设计的效率才是最大化的。

　　为了满足芯片设计公司的设计需求，EDA厂商也使出浑身解数，调整自己的产品和服务。Mentor Graphics总裁兼首席执行官Wally Rhines在介绍自己公司的产品策略时透露： Mentor Graphics的产品重点首先是低功耗，例如Vista，能让工程师在选择一个构架之前就可以评估功耗和性能之间的取舍关系。UPF则提供了工业标准的格式，这个格式能够在RTL级优化功耗。Mentor Graphics的Olympus的高级布线技术在物理布局级别提供了很多优化功耗的手段。

　　用ESL取代RTL，成为设计的“Golden Source”。这一策略已经推动了ESL设计工具在过去十年的快速发展（12%的市场复合成长率）。Mentor Graphics在ESL综合方面有压倒性的优势，Catapult C有超过50%的市场占有率。Mentor Graphics的Vista是基于System C的工具，能够做构架设计和虚拟原型设计。这些工具都有力地推动了ESL的发展。

　　Calibre是业界的物理验证的实际工业标准。到目前为止，Calibre是唯一拥有已验证的20纳米规范文件的验证平台。如今对28纳米和20纳米的设计进行多角多模（multi-corner multi-mode）优化的需求一直在增加，Mentor Graphics的Olympus已经从中受益。Mentor Graphics的嵌入式软件业务是公司增长最快的业务之一。“Embedded Sorcery System Analyzer”在今年的嵌入式系统会议上赢得了最佳展览奖。在嵌入式软件方面，开源和Linux是驱动力量，而Mentor Graphics是领导厂商。

　　Cadence的核心产品战略则是硅实现，也就是从逻辑到生产的整个流程。他们在全球已经有十几个20纳米的芯片实例，而国内首颗40纳米芯片，就是展讯在人民大会堂发布的TD手机芯片也是Cadence帮助实现的。同时为了增强这方面的技术实力，他们最近收购了两家公司。目的就是为了提高芯片设计公司的开发效率，尤其是日益繁重的软件开发，系统优化和系统验证，解决客户开发周期和系统复杂度可靠性的这对矛盾。