后摩尔定律时代，不止晶体管微缩这一条路

在集成电路诞生这六十多年以来，我们经历了大型机（Mainframe Computing）时代、PC（Personal Computing）时代，目前虽还处于移动计算（Mobile Computing）时代内，但正朝着下一个普及计算（Ubiquitous Computing）时代进发。

三年前人们曾预测，移动计算跟普及计算时代的交差点会发生在2020年，从现在的电子产品来看，这一预测成真了。进入普及计算时代后，移动时代的智能机将演变成“多设备对多设备”的移动计算平台、高速计算平台、IoT平台和智能车载平台，四个平台叠加将让半导体行业重回指数级高速增长时代。

这一新时期的核心技术中，5G是代表性的连接技术，AI则是数据处理技术。数据的传输和处理都需要用到晶体管，在这个数据爆炸的时代，人们对晶体管数量的需求也在飞速增长，而要把5G或AI芯片做到高性能、高集成和低功耗，还需依赖半导体先进工艺。

“实现先进工艺无非两个路径，第一是继续延伸摩尔定律，通过微缩晶体管来增加晶体管集成数量；第二是实现3D集成。” 在ICCAD 2020大会上，台积电（中国）副总经理陈平博士发表了他的观点。

在微缩工艺上，摩尔定律曲线虽然有所放缓，但仍在继续。2020年台积电和三星均实现了5纳米的量产，3纳米的研发也在进行中，预计今年完成认证，后年量产。3纳米之后还有2纳米，但要再往前走取决于光刻技术。以前14纳米用193nm ArF immersion，现在5纳米用13.5nm EUV，随着EUV技术的不断升级，生产2纳米器件理论上没问题。

除了光刻技术，晶体管结构和材料创新也是实现微缩的关键。当器件变得很小的时候，常规器件结构不一定能支持电性要求，上一次的结构转换是从10纳米开始，已经用了好几代。但3纳米以后，器件的迁移率会快速降低，这对结构和材料都提出了新要求，例如凭借近几年研究人员研发出的新型2D材料，3纳米工艺才成为可能。

但单片上集成晶体管的数量毕竟有限，把所有功能集成在同一个芯片上，既不现实也不经济，这时候就需要利用3D-IC或者异构集成来延伸摩尔定律。陈平认为，从Wirebond\Flipchip\SMT等传统的SIP或MCM封装技术，逐步过渡到CoWoS\InFo-PoP\vertical stacking\wafer bonding这一类3D晶圆级系统集成技术，也是今后整个半导体行业都需要做的事。

据了解，目前很多封装厂已经推出高密度的 FO (Fan-out) 封装技术。日月光推出了晶圆级 FOWLP (Fan-out Wafer-Level Package) 技术，推出面板级 FOPLP (Fan-out Panel-Level Package) 的则有日月光、力成、三星等等，竞争相当激烈。

台积电也预见了3D技术的需求，推出了晶圆级系统集成技术平台3DFabric。其中分为两部分，一是前端3D技术“Chip Stacking-Frontend 3D”，包含TSMC-SoIC/CoW/WoW，对工艺要求非常高； 二是后端先进封装方式“Advance Packaging-Backend 3D”，包含CoWoS/InFO。

图1:台积电的 SoIC、CoWoS、InFO 技术图解。SoIC 技术是在晶圆上，将同质或异构Chiplet都整合到一个类似 SoC 的芯片中，该芯片有更小的面积和更薄的外形。在外观上，新芯片就像普通的 SoC 一样，但嵌入了所需的异构集成功能。 (图片来源：台积电官网)

今年初回归中芯国际的蒋尚义，也在题为《从集成电路到集成芯片》的主题演讲中表示，摩尔定律的进展已接近物理极限，目前的生态环境已不适用。真正逐渐成为系统性能瓶颈的，反而是相对落后的封装和电路板技术，因为只有智能手机等极少数需求量极大的产品才能使用最先进的硅工艺。

在当前先进工艺成本越来越贵的前提下，台积电“前端封装 + 后端封装”的玩法，恐怕将会改变芯片设计规则。不管是英特尔和AMD看好的Chiplet，台积电在做的前端3D封装，还是中芯国际所说的集成芯片，都是英雄所见略同，未来IC设计工程师肯定是从设计初始阶段，就要考虑用什么3D技术。

这也引出了除晶体管微缩技术和3D集成以外，集成电路发展的另一个重要趋势——软硬协同优化设计（Hardware-Software Co-Design）。这个词听起来有点虚幻，却体现了设计和工艺的紧密结合，是所有工艺开发和设计都要考虑的重要元素。

传统的设计方法是将芯片和软件分为两个独立的部分，通常先进行芯片设计，再在硬件平台上进行软件设计。如果还要考虑芯片具体应用的系统开发，整个产品周期至少要三到五年时间。随着AI技术的发展，我们现在不但可以在芯片设计的同时，开发对应的软件和系统应用，还能够在芯片出来之前，就基于虚拟芯片进行终端产品的功能设计。如今，为了满足上市时间和性能要求，SoC芯片普遍采用软硬件协同设计的方法进行。

20多年来一直有人在讨论“摩尔定律什么时候终结”，甚至每年都有人认为它明年就会终结，却从来没有应验。这是因为永远不能低估人类的创造力和创新力，当我们遇到瓶颈时，总有优秀的科学家能够找到新的答案。

从集成电路技术的发展方向来看，晶体管微缩这条路预计到1纳米之后就走不通了，未来几年要提升芯片的效能，势必要往新材料和3D封装的方向努力。在未来很多年内，晶体管微缩加上3D集成、软硬件协同优化设计，这三大元素将持续指导集成电路产业的发展。

本文为《电子工程专辑》2021年3月刊 杂志文章，版权所有，禁止转载。点击申请免费杂志订阅