从3nm走向2nm，IBM经历了什么？

前言:

有无数的人认为摩尔定律要死了,芯片产业要遇到瓶颈了,没想到,它不声不响已经来到了2nm。

从10微米到2纳米,晶体管数量从几千个到几亿个,半导体技术的发展,全都浓缩在了这块小小的芯片上。

作者 | 方文

图片来源 | 网 络

从3nm走向2nm

半导体历史上出现新里程碑:IBM于纽约时间5月6日在其官网宣布制造出世界上第一颗2nm芯片,揭开了半导体设计和工艺方面的突破。

IBM预计与当今最新一代的AMD最新一代CPU和GPU所采用的最先进的7nm芯片相比,2nm芯片将实现提高45%的性能或降低75%的功耗。

该芯片的制造者为IBM奥尔巴尼研究室(IBM Research Albany),该实验室与三星和英特尔签署了联合技术开发协议,商定合作使用IBM的芯片制造技术。

目前担任IBM混合云研究副总裁的MukeshKhare带领其完成了2纳米技术的突破。

在这个芯片上,IBM用上了一个被称为纳米片堆叠的晶体管,它将NMOS晶体管堆叠在PMOS晶体管的顶部,而不是让它们并排放置以获取电压信号并将位从1翻转为零或从0翻转为1。

这些晶体管有时也称为gateallaround或GAA晶体管,这是当前在各大晶圆厂被广泛采用的3D晶体管技术FinFET的接班人。

FinFET晶体管将晶体管的源极和漏极通道拉入栅极,而纳米片将多个源极和漏极通道嵌入单个栅极以提高密度。

IBM采用2纳米工艺制造的测试芯片,每平方毫米面积上的晶体管数量平均下来是3．3亿个,在指甲大小的芯片中,一共容纳了500亿个晶体管。

在IBM的这个实现方案下,纳米片有三层,每片的宽度为40纳米,高度为5纳米。(注意,这里没有测量的特征实际上是在2纳米处。

2纳米芯片的制造还包括首次使用所谓的底部电介质隔离,它可以减少电流泄漏,因此有助于减少芯片上的功耗。

重要的是,IBM这个芯片上的所有关键功能都将使用EUV光刻技术进行蚀刻,IBM也已经弄清楚了如何使用单次曝光EUV来减少用于蚀刻芯片的光学掩模的数量。

这样的改善带来的最终结果是,制造2纳米芯片所需的步骤要比7纳米芯片少得多,这将促进整个晶圆厂的发展,并可能也降低某些成品晶圆的成本。

与当前将使用在Power10芯片的7纳米制程相比,这种2纳米制程有望将速度提高45%或以相同速度运行,将功耗降低75%。

GAA才是这一事件的核心

2nm芯片相对于产业界来说,却仍然是个短时间内无法企及的美好梦想。

这次IBM在2nm制程的芯片上用了一种叫GAA(Gate All Around)环绕式栅极的技术。

相比之下,该芯片对GAA工艺的应用实践,反而更具意义。

IBM这一创新或意味着先进制程芯片的架构从FinFET转向GAA工艺的趋势。

这项技术最早是由三星先采用的,分为纳米线和纳米片结构,好处是能解决原先5nm工艺中遇到的漏电情况。

简单来说,这项技术让晶体管之间的密度更高,空间优化处理的更好,从而带来更强的算力。

与GAA相对应的是FinFET(鳍式场效应晶体管),FinFET是芯片从22nm逐步进军7nm、5nm的关键工艺。

本质上,IBM的2nm并没有突破物理极限,而是采用了新的GAA架构,虽然可以通过增大晶体管节点的密度,来提升芯片的性能,但是这种解决方案也不是万能的,缺点也很明显。

如果找不到新的突破口的话,最坏的结果就是整个芯片行业可能会停滞不前。

如果按照这个思路继续往下推导的话,IBM的2nm可能没有想象中的那么好,往往理论并不能代表实际表现。