Siemens EDA：如何使芯片开发失败率降低？

传统软件仿真工具已经无法满足工程师对仿真时间效益的需求,必须借助硬件仿真加速技术特有的高速、高可见性与准确性等优势,来提升验证效率,排除设计缺陷与漏洞,满足产品开发时间要求,并有效控制SoC开发成本,让芯片公司在设计验证复杂度指数型上升的背景下,仍能得心应手地应对巨型SoC开发任务。

文︱王树一

图︱Siemens EDA

半导体工艺向极限演进,使得芯片开发对失败容忍度越来越低。早年间,一款芯片从A版搞到G版才开卖也不少见,但是现在,如果在先进工艺上一版搞不定,大概率就要被市场吊打——小米手机芯片沉寂据传就是因为频繁改版但不能量产导致。先进工艺动辄集成十几亿门电路,复杂SoC(系统芯片)包含成百上千个功能模块,让这么复杂的系统正常工作需要验证的项目越来越多,验证时需要覆盖的应用场景越来越多样,即便芯片设计公司不断增加验证工程师比例,验证工作复杂度还是持续上升。当前,大型SoC项目数字工程师设计与验证比例通常为1:2,甚至1:3,即需要两倍或三倍于设计人员的人力投入到验证开发工作中。

但单纯堆人力并不能完全应对先进工艺SoC开发复杂度指数型上升的难题,毕竟芯片验证除错不像软件上线调错极其便捷,所改即所得,芯片流片周期无法靠堆人力来缩减,所以对消费市场的芯片公司而言,大型SoC最多只有一次改版机会。所以,验证工程师需要更快速、完备、易调试的仿真与验证工具,尤其在开发“左移”(即不等芯片回来提早开始功能验证与软件开发)理念下,EDA软硬件仿真验证工具的重要性日益增加。

尤其是硬件加速仿真工具,根据ESD联盟的数据显示,2018年之前,全球软件仿真(主要是基于硬件描述语言的RTL仿真工具)的销售额一直超过硬件仿真工具,2018年趋势发生逆转,硬件仿真工具第一次超越软件仿真工具,并在次年拉大差距。用Siemens EDA全球副总裁兼中国区总经理凌琳的话来解释就是,传统软件仿真工具已经无法满足工程师对仿真时间效益的需求,必须借助硬件仿真加速技术特有的高速、高可见性与准确性等优势,来提升验证效率,排除设计缺陷与漏洞,满足产品开发时间要求,并有效控制SoC开发成本,让芯片公司在设计验证复杂度指数型上升的背景下,仍能得心应手地应对巨型SoC开发任务。

更名Siemens EDA

2021年1月1日,被西门子收购的Mentor EDA正式更名为Siemens EDA。在回答探索科技(techsugar)提问时,凌琳表示,更名意味着一个新开始,原Mentor的产品线也将更紧密地融入到西门子平台中。凌琳认为,当前电子产品开发日益复杂,有更多跨领域仿真需求,除了电子、电磁场仿真,很多产品还需要热分析、机械仿真甚至流体力学分析,Siemens EDA原本就在系统设计方面有很强的优势,借助西门子平台其他的方案进行联合仿真,将更能发挥协同效应。“作为数字化工业软件龙头公司,西门子‘武器库’很丰富,在跨领域协同仿真方面,Siemens EDA会给客户带来不一样的创新和验证方法。”

凌琳还表示,更名绝不意味着EDA道路终止。事实上,再过去四年时间里,西门子收购了很多公司,并入Siemens EDA部门,例如面向汽车电子的Austemper和COMSA、面向机器学习和变化性可感知的Solido、5G端到端测试设备厂商Sarokal、布局布线工具Avatar,以及芯片生命周期管理工具UltraSoC。“所以我们整个EDA “武器库”和产品线的道路并没有终止,一直在扩充。”

Siemens EDA亚太区技术总监李立基也做了补充。他表示,随着单片集成度增速放缓,立体封装技术越来越被芯片公司所重视。在3D封装上,Siemens EDA和西门子其他部门的协作机会很多,除了机械分析与热分析,西门子不同部门的软件可以在后台打通,实现分析结果与数据库共享,从而更好地进行系统级分析。另一个例子是数字孪生(Digital Twins)协同仿真,以汽车自动驾驶开发为例,西门子可以利用Siemens EDA的PAVE 360来搭建数字孪生模型,在自动驾驶芯片和整车尚未生产时,就搭载出完全虚拟的环境,来进行自动驾驶软件开发。

全新Veloce硬件辅助验证系统

在更名之后的第一场媒体会上,Siemens EDA更新了硬件验证仿真加速平台Veloce。据凌琳介绍,早在1998年,Mentor公司就推出了硬件加速仿真产品,2002年收购Ikos公司之后,开始提供Veloce系列产品,经过多年技术演进之后,Veloce已经成为芯片功能与性能验证主流工具平台之一。

更新的Veloce平台包括四大工具,即软件驱动虚拟验证平台Veloce HYCON、基于Siemens EDA定制芯片的硬件仿真器Veloce Strato+,以及基于FPGA的企业级原型验证系统Veloce Primo和桌面原型验证系统Veloce proFPGA。

据李立基介绍,Veloce HYCON是一个可配置虚拟平台,支持基于软件的芯片设计方法,让硬件开发不再依赖于软件,工程师可以利用已有硬件及软件平台混合配置,提早进行软件开发及验证工作,从而实现“左移”开发。HYCON是混合配置(Hybrid Configurable)的意思,即软硬件混合仿真。

硬件仿真器Veloce Strato+采用全定制的Crystal 3+ 芯片,可实现全网表可见性,仿真的可控性非常强。与前一代Veloce Strato相比,Veloce Strato+容量增加了1．5倍。Strato单机箱容量是25亿门,最多可以把四台机箱串联起来使用,所以Strato最大容量为100亿门。Strato+单机容量达到37．5亿门,四台机器联合起来可达150亿门。

“我相信,这是当前行业中能支持的最大容量,Strato+的功耗也比前代有所降低。”李立基介绍,AMD的第二代和第三代EPYC就采用了Veloce Strato与Veloce Strato+平台加速开发。

企业级FPGA原型验证系统Veloce Primo一般放在数据中心,支持多用户共享使用,设计容量最高可达320个FPGA,实现120亿门容量,性能支持从7MHz到70+MHz。全球第一大芯片IP公司Arm已经采用Veloce Primo进行开发。proFPGA则是个人系统,一般放在实验室或与工程师个人电脑相连,支持容量为4000万门到8亿门。

李立基强调,Veloce FPGA原型验证系统和Strato/Strato+硬件加速器的开发方法一致,设计文件在两个平台间可无缝使用。他说:“把一个设计从Strato搬到Primo或proFPGA上时,RTL不需要修改。”

三大优势

李立基表示,过去几年中,Veloce平台一直在扩充容量,扩展功能,四个产品Veloce HYCON、Veloce Strato+、Veloce Primo、Veloce proFPGA更新完成后,硬件辅助验证平台技术已经非常完整,后续发展也有很清晰的路线图,一句话来概括就是“一应俱全”。

当前市场上,硬件仿真平台产品不少,Veloce平台优势何在?对此,凌琳总结为三点,首先,Veloce平台虚拟化解决方案非常出色,能有效帮助客户实现开发“左移”,大幅缩短设计验证等开发时间以满足产品上市要求;其次,Veloce平台支持容量最高,如果采用最高配置,开发者可实现一次性完成150亿门电路验证,能满足现阶段绝大多数芯片的全系统仿真要求;第三,Siemens EDA为Veloce平台开发了大量应用软件,将开发者在设计验证中的很多工作都转换成一键式任务,进一步提升了开发效率。

市场研究机构IBS的一份数据显示,采用16纳米或更先进工艺开发的芯片,成本至少要一亿美元以上,7纳米或5纳米,通常需要数亿美元。即便只是一亿美元,平均每日成本都要在27万美元以上,开发进度加快一天,至少节省百万元人民币,对大型SoC芯片公司而言,硬件仿真工具的投入产出比会越来越高。