新一代的DRAM将面临哪些挑战?

10月6日，全球首款DDR5 DRAM正式由SK海力士推出。这款次世代的存储器将数据传输速率提升到4，800 ~ 5，600Mbps，比前一代DDR4增加了1.8倍。最大5，600Mbps的传输速率意味着能够在1秒内传输九部全高清（Full-HD， FHD）电影。同时，该产品的工作电压由前一代的1.2V降到了1.1V，将功耗降低了20%。

与同门师弟LPDDR5发售时的万人追捧不同，DDR5的问世似乎没有激起很大的浪花。然则平静之下，是生态链厂商的摩拳擦掌，未来的存储器之争会更加残酷。

DRAM的新飞跃

从提出到标准落地，DDR5用了2年时间。JEDEC（电子器件工程联合会）希望最新的标准继续站在时代之巅，所有内存密度和读写速度都要比DDR4增加一倍。

因为5G、人工智能引发的数据海啸正扑面而来，CPU的核心也急剧增加，服务器处理器已经从4核增加到64核，新一代的DRAM面临着更多的挑战。

从DDR4到DDR5，在技术上是一个巨大的飞跃。从原理上来看，DDR5是一种高速动态随机存储器，由于其DDR的性质，依旧可以在系统时钟的上升沿和下降沿同时进行数据传输。和DDR4一样，DDR5在内部设计了Bank（数据块）和Bank Group（数据组）。不过，DDR5在数据块和数据组的配置上更为宽裕。

DDR4数据组的数量最高限制为4组，一般采用2组配置。在DDR5上，数据组的数量可以选择2组、4组到最高8组的设计，以适应不同用户的不同需求，并且还可以保证Bank数据块的数量不变。

其次，DDR5的突发长度（burst length， 简称 BL）由2增至16，超过DDR4的8，这是实现内存访问可用性双倍增长的另一大重要特性。

第三，DDR4在刷新期间不能进行其他操作。DDR5具备同库刷新功能，允许系统在当前内存库操作期间访问其它内存库，进而提高了内存访问可用性。

DDR5在提高可扩展性方面还有两个特性：经过优化的 DRAM 核心计时和晶片内纠错码。首先，虽然内存架构逐年扩展，但它的代价是 DRAM 单元电容的下降和位线接触电阻的增加。DDR5 解决了这些缺点，并允许通过优化的核心计时进行更可靠的扩展，这对于确保有足够的时间在 DRAM 单元中写入、存储和检测电荷至关重要。

另外，晶片内纠错码 （ECC） 通过输出数据之前在读取命令期间执行更正，提高了数据完整性并减少了系统纠错负担。DDR5 还引入了错误检查清理，其中 DRAM 将在发生错误时读取内部数据并写回已更正的数据。

存储器三巨头在DDR5上可谓是你追我赶。在2018年，三星和海力士宣布开发DDR5成功。美光则和EDA大厂Cadence开始联合研发DDR5。

进入2020年，美光科技宣布基于1Znm制程技术的DDR5 RDIMM已开始送样。三星宣布在2021开始量产DDR5。而SK海力士这次抢到了头名，推出了首款DDR5产品。该产品为面向服务器、数据中心的RDIMM形态，基于1Ynm工艺制造的16Gb颗粒，单条容量64GB。而借助TSV硅穿孔技术，SK海力士期望将单条容量提升到256GB。

供应链已做好准备，只待CPU就位

IDC市场调查显示， 对于DDR5内存需求将从 2020年开始增长， 预计到2021年为止将占DRAM总市场的25%。这一市场份额将逐步提升， 并在2022年达到44%。

记者询问了国内多家服务器厂商，想知道何时能推出DDR5的产品，得到的答案是最早在明年。“这个主要看是要看芯片厂商的支持。”一位业内人士表示。

DRAM是系统中存储/存储层次结构的关键部分。在层次结构的第一层中，SRAM被集成到CPU中以实现快速数据访问，DRAM被用于主存储器。所以，DDR5的使用必须要得到CPU的支持。

考虑到生产成本，服务器产品对存有溢价的DDR5产品接纳度较高。作为占据服务器CPU整体出货量90%以上的Intel，有较快的平台导入规划。预计其服务器平台Eagle Stream会开始正式采用DDR5，预计2021下半年度开始做小批量的生产。

AMD即将问世的Milan平台仍沿用当前主流解决方案DDR4，预计下一代Genoa平台会有导入DDR5的规格，不过该平台量产时间约为2022年，若要正式搭载DDR5，AMD的服务器存储器解决方案最快2023年才会问世。

在ARM阵营方面，来自法国的初创公司SiPearl刚公布了代号“Rhea”（美洲鸵鸟）的处理器产品，采用台积电7nm工艺制造，集成多达72个CPU核心，Mesh网格式布局，支持4-6个通道的DDR5内存控制器。其发布时间定在2021年，因此对DDR5的导入也不会早于这个时间。

PC方面由于受制于BOM总成本，对新一代存储器的规划要到2022年才能落实，这意味着DDR5在今、明两年都仅停留在产品开发与验证阶段。

据称，英特尔 12 代酷睿 Alder Lake （ADL）混合架构处理器会支持DDR5，但最早也要到2021年Q3。AMD的Zen4已经规划了对DDR5的支持，发布时间也在2021年。DDR5要全面在PC上普及，看来至少还需要2年的时间。

不过，供应链相关厂商都已做好了准备，如新思科技（Synopsys），瑞萨（Renesas），澜起科技（Montage Technology），Rambus都开始推出相关产品和解决方案。

这里要特别提到澜起科技，这是国内打入DRAM核心生态圈的唯一厂商，是全球可提供从DDR2到DDR4内存全缓冲/半缓冲完整解决方案的主要供应商之一

2019年澜起科技已完成符合JEDEC标准的DDR5第一代RCD及DB芯片工程样片的流片，这些工程样片于2019年下半年送样给澜起科技主要客户和合作伙伴进行测试评估，澜起科技计划在2020年完成DDR5第一代内存接口及其配套芯片量产版本芯片的研发，实际量产时间取决于服务器生态的成熟度。

未来的决战要看EUV

了解DRAM演进历史的人都知道，工艺的竞争是永恒的旋律。

在进入20nm节点以后，三大供应商们希望通过三代工艺去制造DRAM，这就是1Xnm，1Ynm和1Znm。简单来说，1Xnm处于16nm和19nm之间，1Ynm规定在14nm到16nm，1Znm规定在12nm到14nm。

2019年，DRAM工艺普遍进入到1Znm，接近10nm工艺节点，厂商们面临是否选择EUV的问题。

从当前的局面来看，风格激进的韩国双雄（三星、SK海力士）已经将EUV的进入作为改进产品的主要手段。

据韩国科技媒体ETNews报道，三星电子全新半导体工厂“平泽2号”（P2）已于今年8月开始运营，这座当前世界上最大的半导体工厂（128900平方米，占地面积相当于18个足球场）将生产全球首个基于EUV的移动DRAM产品。

2020年3月，三星成功开发了基于EUV光刻技术的第四代10纳米级（1a）DRAM。三星还计划在2020年下半年引入EUV光刻设备，量产第四代10纳米级（1a）16Gb LPDDR5 DRAM。

三星估计，使用EUV工艺生产DDR5内存，其12英寸D1a晶圆的生产效率会比旧有的D1x工艺的生产力提升一倍。

SK海力士将在其下一代DRAM的生产基地M16芯片厂批量生产EUV DRAM，目前已经在园区内安装了两台EUV光刻机。一旦M16工厂的建设按计划在今年年底完成，SK海力士将开始在M16工厂建造与EUV光刻相关的必要设施和设备。据了解，SK海力士准备将EUV导入1anm级DRAM的量产中。

相比之下，美光显得比较谨慎。不过，由于同行的激进作风，美光也在评估EUV的导入时间节点。

随着制程工艺的提升，节点的进一步微缩，EUV的性能和成本正在不断优化，DRAM将迎来EUV时代只是早晚的问题。

不过光刻机厂商ASML估计，在DRAM芯片制造方面，每月每启动100，000个晶圆制造项目，一层就需要1.5到2个EUV系统，因此，DRAM制造商需要考虑根据容量和产能来规划相关设备。

以EUV的引入来实现技术上的领先，对存储器厂商来说也是无可厚非。考虑到DRAM产品的同质性，通过引入更高制程来获得性能差异，从而获得市占率，是一条已经验证过无数次的绝招。只是这样将促使行业竞争更趋白热化，后进者如中国国内的DRAM厂商，如果要有所突破，势必面临更大的压力。
        责任编辑:tzh