封装的演进，芯片技术将步入Chiplets时代！

封装对于集成电路来讲是最主要的工具，先进的封装方法可以显著地帮助提高IC性能。了不起的是，这些技术中有许多已经足够成熟，而且已经存在足够长的时间，现在甚至连初创公司和大学都可以使用它们。 虽然这些技术中已经被代工厂所采纳，但最新最有前途的一项技术——chiplets，还不成熟。英特尔的Ramune Nagisetty表示，对于提高技术水平，目前最缺的是在先进封装中混合和匹配硅元件创造更标准化的接口。这样做的目的可以降低在这个生态系统中发挥作用的障碍。

 
英特尔技术开发部流程和产品集成总监Nagisetty是英特尔的封装专家;英特尔作为美国先进半导体工艺技术的最后堡垒之一，他们认为先进的封装技术将作为未来发展的关键技术之一。Nagisetty表示，英特尔对其每一个封装载体都有一个技术路线图，就像它一直对工艺技术有路线图一样。 封装一直是半导体行业没有多大吸引人的领域，但大约15年前，它开始走向舞台，封装技术可能成为一个性能瓶颈，但只要稍加创新，不仅可以避免这个瓶颈，而且新的封装方法可以提高IC性能。 英特尔这样做已经有一段时间了。据Nagisetty介绍，为了提供异构芯片的高密度互连，英特尔在2008年提出了嵌入式多芯片互连桥接技术(EMIB)技术。 EMIB是2.5D技术的一个变种。2.5D封装的常用方法是使用硅中介层，它是夹在两片芯片之间的一层带孔的硅。英特尔认为中介层有些太大，所以它的EMIB使用了一个有多个路由层的桥接器。 Nagisetty：“新技术在开始使用之前需要一个临界点，”转折点是基于神经网络的人工智能架构。 “这是很重要的一点——它显示了神经网络的可行性，并且在封装内产生了加速器和高带宽内存——这为将内存嵌入封装内奠定了根基。” 英特尔于2014年首度发表EMIB，表示该技术是2.5D封装的低成本替代方案 如今在传统半导体工艺微缩技术变得越来越复杂且昂贵的此刻，像EMIB这样能实现高性能芯片组的低成本、高密度封装技术日益重要。台积电(TSMC)所开发的整合型扇出技术(InFO)也是其中一种方案，已被应用于苹果(Apple) iPhone的A系列处理器。 英特尔一直将EMIB幕后技术列为“秘方”，包括所采用的设备以及在芯片之间打造简化桥接的方法；不过该公司打算将AIB变成一种任何封装技术都能使用、连接“小芯片”的标准接口，以催生一个能支持自家产品的零件生态系统。 从历史上看，半导体行业的总体发展将越来越多的功能集成到芯片上，但对于一些先进集成电路设计来说，这或许是不可能的。 首先，一个公司不可能把一些应用程序所需的所有电路放在一个巨大的模具上，从生产的角度来看，模具的尺寸是有限的。 Nagisetty指出:“推动这一趋势的第二点是，重复使用的设计成本不断上升，以及特定技术节点对IP可移植性的需求。”无论是针对移动设备还是高性能，逻辑技术正变得越来越专业化，在先进集成电路设计中，几乎不需要在相同的技术节点上实现SerDes。更重要的是，有可能将某一项技术(例如SerDes)定制为一个技术节点。 Nagisetty引用了Intel Stratix FPGA的例子：有一个Stratix FPGA菜单，在六个不同的技术节点上执行，可从三个不同的工厂获得。“我认为Stratix是第一个达到每秒58千兆字节的产品。”“它使我们更具竞争力，并率先以高速SerDes进入市场。” 使用高级封装的第三个原因是获得敏捷性和灵活性。“对于不同技术，chiplets在混合和匹配的价值正变得越来越明显。” Nagisetty表示，英特尔的Kaby Lake G和Lakefield产品就是两个很好的例子。 

 
通过Kaby Lake G，我们将第三方IP整合到我们的封装中，我们能够为高性能手机游戏创造一个更小的形式。这里的第三方IP指的就是AMD的Radeon加速器。 这是利用先进封装提高最终使用性能的一个明显例子。 Intel和AMD虽说是死对头，但是去年双方竟然意外合体，合作推出了Kaby Lake-G系列处理器，Kaby Lake G使用英特尔的EMIB 2.5D方法，而Lakefield则依靠die堆叠- 3D堆叠。英特尔称其3D堆叠系统为Foveros。它使用Intel的CPU搭配AMD的Radeon显卡及HBM2显存，图形性能非常亮眼。不过Kaby Lake-G的市场化不算成功，现在Intel决定停产这款A/I合作的处理器了。根据Intel发布的通知，Kaby Lake-G系列从10月7日开始退役，2020年1月31日为最后的订单日，2020年7月31日为最后的出货日，之后就完全停产了。  Lakefield是证明了先进封装可以带来最小X-Y引脚。” 用户可以从性能或外形上看到好处。 英特尔开发了一组丰富的封装技术，而且为了使事情更有简单，它们可以混合匹配。例如，英特尔推出的“Co-EMIB”，这是EMIB和Foveros的结合。 2019年，英特尔推出了两种更先进的封装变体，全向互联(ODI)，从架构的角度来看，它是EMIB和Foveros的下一个演进步骤，英特尔能够将多个芯片堆叠在玻璃纤维基板的上方，相互之间的上方；以及基板的压痕和空腔内。ODI由类似EMIB的硅片组成，可以在两个硅片之间实现高密度布线(如GPU和内存堆栈，或SoC和核心逻辑)；以及作为硅片凸点延伸到基板的铜极。它会带来若干好处，包括通过穿硅通孔(tsv)向堆叠中的顶部管芯输送功率。 英特尔、台积电和其他公司正在研究一种被称为铜-铜混合键合的方法，这是堆叠技术的另一种变体，这可能会带来3D IC的创新，并可以将更多的DRAM芯片连接起来，这种组合被称为DRAM cubes。  我们是否有明确的路径来不断改进这些封装技术，就像连续的生产过程节点总是被绘制出来的那样？ Nagisetty：“我们的每一个封装载体都有一个技术路线图，”“所以，我们有一个中介层，它可以降低沟道高度。Foveros将达到25微米。混合键合将从10微米开始，并逐渐降低。” Kaby Lake G的例子激发了芯片设计者们的梦想，即混合和匹配来自不同供应商的功能，而不仅仅是一个供应商。这是chiplets的关键概念。 从商业角度来看，chiplets方法很有意义。芯片上高度集成的SoC成本可能非常高。此外，这种高度集成的半导体系统的复杂性使制造更具挑战性;较高的复杂性与产量损失有直接关系。 美国国防高级研究计划局(DARPA)正在支持一项计划，以推动chiplets市场。DARPA对这项技术的看法是: 由于初始原型成本高和对替代材料集的要求等因素，最先进的SoC的整体特性并不总是为国防部(DoD)或其他小体积应用所接受。为了增强下一代产品的整体系统灵活性和减少设计时间，微电子综合常用功能整合及微电子知识产权产品重新优化利用计划(简称CHIPS)寻求在IP重用中建立一个新的范例。 CHIPS 项目的主要目标，是开发出全新的技术框架，将如今电子产品中插满芯片的电路板压缩成为尺寸小得多的集成“微芯片零件组”。这种框架会将受知识产权保护的微电子模块与其功能整合成“微芯片零件”。这些微芯片零件能够实现数据存储、信号处理和数据处理等功能，并可以随意相连，如拼图一样拼成“微芯片零件组”。  CHIPS项目有望催生更多新技术产品，如更小的集成电路板替代品，要求高速数据转换和强大处理性能紧密结合的高带宽射频系统，通过整合各种处理以及加速功能的 “微芯片零件”，还可以得到能够从大量杂乱数据中过滤出可用数据指令的快速机器学习系统。 
与更复杂的SoC相比，使用chiplets可以显著降低成本。这张图是AMD的Lisa Su在2017年IEDM会议上发表的一篇论文中展示的，并被开放计算项目复制。 美国芯片法案确实专门为高级封装研究进行了资助，但它没有特别提到DARPA的芯片计划。 Nagisetty介绍，英特尔当然参与了DARPA的芯片计划。“Stratix FPGA是这方面的核心。” CHIPS成功的关键总体来说是chiplets技术，它将创造更标准化的接口，这样其他公司的芯片就可以连接起来。 英特尔的另一项发明——AIB接口总线技术 开发通用接口是一项艰巨的任务，因为要考虑许多因素，并且并非所有应用程序都必须以相同的方式权衡利弊。接口技术中要考虑的一些因素是成本，面积，每位能量，带宽，等待时间，距离，可伸缩性以及在不同过程节点中实现的能力。幸运的是，在DARPA的支持下，英特尔已经使其高性能的高级接口总线（AIB）用于通过git-hub的开源框架公开免费地连接小芯片。该接口可提供任何竞争解决方案中最高的带宽和最低的每位功率，并实现接近单片的互连性能。英特尔多年来一直在生产带有该接口的产品，目前在Stratix 10 FPGA系列上提供该产品，以将chiplets连接到FPGA架构。随着英特尔在业界的影响力以及正在采用的新兴财团，AIB有望成为chiplets互连标准。
Nagisetty：“我相信它将发展成为一个生态系统，创新将被开启，它类似于开发电路板的方式——那里有像PCI Express这样的东西——允许公司基于一个接口标准来构建产品。” 早期,有很多的复杂性,以及商业模式需要解决,”她继续说道,“但是我喜欢,人们可以参与这个生态系统。以前，屏障非常高。但现在，有一些初创企业和大学参与进来。” 但Nagisetty表示，如果一个组织能够对于chiplets技术的标准创建进行指导，那将会大有裨益。开放计算项目(OCP)是一个尝试填补这一空白的组织，其中他们提议的ODSA项目旨在在小芯片之间创建一个开放的接口，以便可以将多个供应商的同类最佳小芯片组合在一起以创建定制产品。  OCP首先注意到，数据中心将不得不处理不断增加的新工作负载。目前，针对任何给定的新工作负载优化硅系统的最佳解决方案是创建SoC。但是，这样做是很昂贵的。为新兴工作负载降低硅系统成本的一种方法是使用chiplets技术——这就是OCP参与chiplets的方式。 根据OCP的说法，不同的公司在开发chiplets技术时，至少在一定程度上依赖于内部开发的设计工具，而且所有chiplets接口都是专有的。“ODSA试图通过一个开放的生态系统市场，将chiplet和SIP技术的发展大众化，从而面向更大的大众市场。” 整理自——EEtimes