采用PCI9054桥路器的数据传输接口逻辑设计

PCI总线支持突发传送，多处理器和并发工作，广泛应用于各种平台设计。基于PCI9054的接口板也广泛地应用于各种高速、大数据量的处理系统。由于PCI9054桥接有PCI总线和本地总线，开发者不必过多考虑复杂的PCI总线规范，从而能有更多精力开发硬件和驱动程序设计。

　　这里以PCI9054为例，给出了接口板的硬件和软件设计，详细论述了该系统设计的原理图和用VHDL语言编写的部分逻辑源程序，以供相关开发人员参考。

　　1 PCI9054简介

　　PCI9054是PLX公司推出的一种32位33 MHz的PCI总线主控I/O加速器，它采用PLX在业界领先的数据流水线框架，包含DMA引擎，可编程的PCI起始器和目标数据传输模式以及PCI信息传输功能。遵循PCI2.2版规范，可获得最高可达132 MB/s的突发传输速度。它使复杂的PCI接口应用设计变得相对简单，目前已成为主流的PCI接口器件之一。

　　PCI9054数据传输有3种方式：主模式、从模式和DMA方式。其内部具有2个DMA数据通道，每个通道均支持块Scatter/Gather的DMA方式，双向数据通路上各有6个FIF0进行数据缓冲，可同时进行高速的数据接收和发送，8个32位Mailbox寄存器可为双向数据通路提供消息传送，PCI9054内部框图，如图1所示。

　　

 

　　PCI9054的本地总线有M、C、J 3种工作模式，可通过模式选择引脚MODE[1：0]进行控制，其中C模式能够满足绝大多数的应用需求，而且C模式的本地总线操作时序最为简单，逻辑控制相对容易，其开发难度相对较低。C模式下PCI9054通过片内逻辑控制将PCI的地址线和数据线分开，很方便地为本地工作时序提供各种工作方式，一般较广泛应用于系统设计中。因此，如无特殊需求，建议采用C模式，这也是本接口卡所采用的模式，同时PCI9054的本地总线时钟可由外部提供，该时钟可和PCI时钟异步。

　　2 接口卡硬件设计

　　接口卡主要功能是：对外设装置进行工作模式和状态检测，控制端对检测结果进行相应的数据接收或发送操作。其工作流程是：由控制端提出请求，根据进入接口卡的信号对外部设备进行工作模式和状态检测并决定是否对进入外设的信号进行接收或发送。机械特性方面，接口卡遵从Eurocard工业标准，采用6U(233.35 mmxl60 mm)结构。接口卡的逻辑框图如图2所示。

　　

 

　　由图2可知，接口卡分为3个部分：PCI总线接口、本地总线接口和串行EEPROM接口。

　　2.1 PCI9054与PCI总线接口

　　PCI9054与PCI总线接口的连接实际上是PCI9054与cPCI连接器Jl的连接，即PCI9054的PCI端信号线通过10Ω的端接电阻与PCI插槽的相应信号线对应连接。PCI总线接口信号包括地址数据复用信号线、接口控制信号线、中断信号线等。PCB设计时，为了满足反射条件，需注意PCI总线信号的布线及长度，普通信号长度，从连接器到PCI桥器件间距应不大于1.5英寸(3.81 cm)，PCI_CLK信号布线长度为2.5±0.1英寸，否则会导致信号不稳定甚至总线冲突，无法开机。PCI9054内部有可编程的FIF0，实现零等待突发传输及本地总线与PCI总线之间的异步操作，本地总线时钟由外部提供，该时钟可以和PCI时钟(33 MHz)异步，本地总线选择工作在50 MHz，由频率为50 MHz的晶振OSCl产生，同时

　　送往PCI9054本地端的时钟信号LCLK与送往CPLD的时钟信号CCLK要等长，以保持它们同步。

　　2.2 PCI9054与本地总线接口

　　本接口卡中的CPLD采用Xilinx公司生产的XC95288XL，实现对接口卡的逻辑控制。C模式下PCI9054通过片内逻辑控制将PCI的地址线和数据线分开，然后与CPLD相对应的引脚连接，能方便为本地工作时序提供各种工作方式，一般广泛应用于系统设计。

　　

 

　　本地总线部分中的INPUT_BUFFER部分主要由差分电压比较器组成，如图3所示。当从J4进入的信号电压(引脚7)大于基准电压(引脚6)时，输出高电平(引脚1)并进入CPLD，控制器通过PCI9054读入。0UT_BUFFER部分主要是实现控制器对外设接收或发送数据的控制。

　　2.3 PCI9054与EEPROM接口

　　PCI9054提供4个引脚EEDI，EED0，EESK，EECS与串行EEPROM-93LC56的4个引脚DI、D0、SK、CS相连，此外93LC56的VCC引脚需要接+3.3 V电源，GND接地。因为需要对串行EEPROM进行写操作，串行EEPROM需处于可编程而且非保护状态，所以PE通过10 kΩ的电阻上拉后接高电平3.3 V电压，而PRE通过10 kΩ的电阻下拉后接地。EEPROM原理图如图4所示。

　　

连接好PCI9054与PCI总线接口、本地总线接口和串行EEPROM接口后，还需对寄存器进行配置，配置时需借助于Windriver工具，寄存器的配置包括PCI配置寄存器的配置、本地配置寄存器的配置及对EEPROM初始化。

　　配置PCI配置寄存器主要是填写生产商ID号、器件ID号、子系统生产商ID号和类码子系统ID号。对于PCI9054，其生厂商ID号，器件ID号，子系统号，子系统ID号等是固定的，可以在PCI9054数据手册中查到。

　　本地配置寄存器的配置是对本地地址空间及本地总线属性的配置，这种配置根据实际开发需要进行，配置完成后，在主机CPU要访问本地地址空间时，可能给出对应的PCI总线地址。

　　PCI9054在加电启动时，从外部EEPROM读取初始化数据来配置PCI9054的内部寄存器，在板卡加电自检期间，PCI总线的RST#信号复位，PCI9054内部寄存器的默认值作为回应。PCI9054出本地LRESET#信号并检测串行EEPROM。

　　如果串行EEPROM中的前33位不全为1，那么PCI9054确定串行EEPROM非空，用户可通过向PCI9054的寄存器CNTRL的29位写1，来加载EEPROM的内容到PCI9054的内部寄存器，配置的信息可以在P1xSdk的PLXMON下对EEPROM进行配置。

　　3 接口卡软件设计

　　3.1 CPLD逻辑设计

　　PC39054通过本地总线与本地总线设备进行通信，PCI9054提供2种访问方式，即单周期访问和突发方式访问。

　　

 

　　其中单周期访问本地总线采用状态机实现本地总线接口的控制，其状态图如图5所示。状态SO为空闲状态，当ADS#为0时，如经本地总线译码逻辑译码后表明需要访问本地空间时则转到状态S1，否则留在状态SO;状态S1为单周期访问开始状态，当BLAST#为1时，停留在状态S1，否则转到状态S2：状态S2为访问等待状态，在此状态下数据在本地总线保持，然后直接转到状态S3;状态S3数据传送状态，在此状态下数据从本地总线上取走(如果需要可以加一个状态来延长数据读取时间);当ADS#为0时，经本地总线译码逻辑译码后，表明还需要访问本地空间，转到状态S1，否则转为SO，本周期访问结束完成数据传送。

　　将以上状态机用VHDL语言在可编程器件中实现，部分源程序代码如下：

　　……

　　

 

　　

图6是借助于Xilinx ISE 9.1i仿真工具对在C模式下的8位本地总线宽度的本地逻辑控制的传输时序仿真结果举例。由图6可知：在写周期，是把PCI总线端的地址local_adrr[9：2]为8'h00的数据写到输出端outport0;在读周期，是把地址为8'h00的数据从inportO[2;0]读入到local_data[0]。

　　

 

　　3.2 驱动程序设计

　　Windriver是Jungo公司生产的一个设备驱动程序开发组件，开发者不需熟悉操作系统内核即可利用Windriver开发设备驱动程序。整个驱动程序中的所有函数都是在用户态下运行的，通过与Windriver的.Vxd或者.Sys文件交互来达到驱动硬件的目的，大大提高了PCI设备驱动程序开发。

　　用Windriver开发驱动程序的过程大致如下：首先，打开Windriver设备，查找所要访问的PCI设备;然后是枚举该设备的资源(包括内存、I/O、中断)并锁定该设备的资源，不能被其他程序访问;在访问板上的资源之后是解锁资源;最后是关闭Windriver设备。这个过程是用C语言在VC++6.0开发环境下借助于Windriver本身自带函数(安装Windriver之后，在其“Help”中可找出相关函数说明)实现对PCI9054的

　　初始化。设备打开，访问硬件资源，调用函数库，设备关闭等操作后。再对源代码进行编译，链接和运行成功后，找出产生的5个文件：wdr-eg.exe，plx9054.inf，windrvr6.sys，plx9054.lib和plx9054.dll，这5个文件组成了所需的驱动文件。在板卡成功插入插槽后点击wdreg.exe成功安装驱动程序。

　　4 结束语

　　本文以性价比较高的PCI9054作为PCI桥路器，给出了桥路器的部分功能介绍、电路设计时需注意的问题及本地总线数据传输的接口逻辑设计。本设计降低了PCI总线的复杂性，轻松实现了PCI总线端的控制器对本地总线和本地总线外部设备的工作模式和状态的有效检测，具有极大的应用价值。