寄生电容--用在多支路总线上的连接器简介

与点到点连接应用相比，在多支路总线的应用中，连接器系统的负荷要多一些。在点到点应用中，被传送的信号只穿过连接器一次。在这种情况下，连接器的串联电感决定了其传输性能。

多支路情况下就有很大不同，在如图9.9所示的多支路总线中，连接在总线上的发送器每次只有一个使能，而其他发送器则保持使能禁止，但其还是连接在总线上，直至办轮到其发送，这种特殊类型的总线两端都进行了端接，以防止反射，总线上传播的信号的上升时间只是线路总长度的一小部分。

随着经过总线的每个分支，传输信号逐步发生畸变，与源端连接器的串联电感的影响相比，多个连接器寄生电容的积累导致信号畸变更严重。对于多支路应用，需要寄生电容非常低的连接器，即使要付出电感更大的代价。

对于调整总线操作，需要使每个总线分支处的对地集总电容最小。

每个总线分支处的集总电容包含3个部分，其中只有一个与连接器有关。

1）连接器的引脚到引脚的电容及其在印刷电路板上的焊盘电容。
2）连接本地驱动器和接收器到连接器的走线电容。
3）本地接收器的输入电容，加上本地驱动器在使能禁止时的输出电容。

1、引脚到引脚的电容

这一项很容易测量。将连接器安装到板子上，留出一个信号引脚，其他所有引脚接地，用普通的电容表就可以测量信号引脚到地的电容。

如果没有电容表，可以使用图1.6所示的电路来测量。

大多数的连接器的引脚间距为0.1IN，任意信号引脚到地的电容一般为几个PF，在一个板间的连接器上，两边印刷电路板上的焊盘会各增加0.5PF左右。

有些连接器的引脚间距特别大，或者有其特殊的引脚热电厂列，这都有助于减小电容，同时也为板子焊接面上的焊盘留出了更多的间距，这也正是生产技术人员所期望的。对于引脚间距为0.05IN或更小的连接器，引脚的交错排列变得越来越重要。

2、电路走线电容

根据走线的阻抗和传播延时，采用下式可以计算每英寸长度电路走线的电容：

其中：TD=走线传播延时，PS/IN
      ZO走线阻抗，Ω
      C=电容，PF/IN

3、接收器和驱动器电容

在很多高速接收器的技术规范文档中，生产商说明了其电容参数。但是，如果没有技术规范文档，可以采用图1.6所示的电路测量其中一个样品。测量时，调整脉冲发生器产生一个脉冲，使其电压大小处于接收器有效范围的中间，而且幅值和实际应用条件下的幅值相差不多。给接收器上电。一般典型的电容值为2~10PF。

一个三态驱动器在处于关闭状态时的电容是很大的。很多生产商不提供这个电容参数，希望用户忽略这个因素。实际上驱动器由很大的晶体管组成，当其关闭时具有非常大的寄生电容。

只有通过测量的方法才能得到驱动器的实际电容，采用的是与接收器相同的测量方式。发送门加上电源，但其输出使禁止，使脉冲发生器偏置在门电路的有效范围。测量值一般不会高于80PF。

例：走线电容

一条内部走线，从连接器引出，首先进入一个驱动芯片，然后到一个接收器，总长0.75IN其电容是多少？

TD=180PD/IN（FR-4内部走线）
ZO=50Ω

4、均匀间隔负载

电容集中到一点相比，对于信号的传播，间隔均匀地布放总线分支点，可以减小总线阻抗，降低干扰的影响。

在一个插板式的机架系统中，如果插槽沿着母板卡均匀安置，并且每个板卡都插在插槽上，这时的均匀间隔模型是适用的。如果系统工作时有些插槽总是空的，均匀间隔模型将不再适用。

有一种折衷模型的假定连接器的电容在每个插槽中，但没有插卡。只有连接器电容的作用对降低背板的阻抗、降低传输速度的影响是显著的。降低背板的阻抗带来一个好效果：当插入每块板卡时，对整个传输特性的影响很小。

5、低速总线

如果不需要很高的速度，可以在多支路总线中考虑源端端接。这种情况下可以省略图9.9中总路线两端的电阻，通过一个串联衰减电阻把每个三态输出连接到总线上，接收端可以直接连到总线上。在插板式的机架应用中，这种拓扑结构的铖点在于，在背板上不需要端接元件。

如果驱动器的上升时间比总的电气长度长，总线作为一个集总电路元件，因此没有反射。源端电阻给总线的集总电容充电，虽然缓慢，但却是正常的方式。

如果驱动器的上升时间和总线的电气长度相当，总线上会出现反射。我们可以减缓驱动器的上升时间，直到总线考虑不周为一个集总电路，从而减少反射。通过使源端电阻大于总线阻抗，就会得到RC上升时间的效果，随着阻抗的增加，系统达到一个慢的单调的RC上升特性。连接器的电容，以及其他走线和驱动端或接收端电容，都通过源端电阻缓慢地充电。

如果可以提供等待，总路线在每个时钟之间稳定下来，那么就可以采用一个大的源端电阻，从而具有以下优点：

降低功耗，静态驱动电流为零
简单，背板上不需要端接电阻
降低EMI，减少了渡过连接器的电流