三星电子正与楷登电子（Cadence）联合研发物理AI（Physical AI）芯粒（Chiplet）平台，计划于2027年初完成流片（tape-out）。该项目主要面向汽车、机器人及工业自动化等应用场景，意在吸引更多集成电路设计企业采用三星的5纳米代工工艺。
据韩国媒体ET News引述业界消息，这款由双方共同打造的物理AI芯粒平台流片节点定于2027年初。考虑到量产周期通常需要半年左右，预计该产品最快将于2027年下半年正式面世。此前在2026年1月，两家企业就已宣布将基于5纳米晶圆代工工艺合作开发此类平台，目前双方已经明确了具体的生产时间表与商业化落地路径。
在技术架构方面，该产品的核心优势在于其平台化设计，能够根据客户的具体需求进行扩展，从而衍生出多种物理AI专用芯片。其基础组件涵盖了中央处理器（CPU）、神经网络处理器（NPU）、存储接口以及PCIe等。研发策略上，该平台会预先实现60%至80%的物理AI基础功能，随后再针对自动驾驶、无人机控制和工业自动化等特定场景完成最终的定制化开发。
为了支撑上述设计，双方引入了先进的芯粒封装方案，通过互连不同的裸晶（Die）来提升整体性能，进而更灵活地满足客户的定制需求。在具体的合作分工中，楷登电子负责提供所需的各类知识产权（IP），三星则在此基础上进行优化并承担后续的代工生产任务。
业内观点指出，三星推进该项目的战略意图主要体现在两个维度：其一，借助平台化产品吸引物理AI领域的芯片设计企业使用其5纳米代工服务；其二，当前其5纳米工艺的良率等生产指标已趋于稳定，随着市场需求的不断增长，此举有助于加速其在物理AI领域的业务布局。此外，两家企业已于2025年6月达成了为期数年的IP合作协议，未来还将继续拓展与其他IP供应商的生态系统合作。
