据Wccftech报道，OpenAI近日披露了一种通过嵌入式逻辑桥接器（embedded logic bridges）突破高带宽存储器（HBM）封装距离限制的芯片架构。该技术可将单颗运算小芯片（chiplet）连接的HBM堆叠单元扩展至20颗，大幅提升了存储器容量。
一直以来，DRAM存储器的存取速度是高效能运算（HPC）的瓶颈。为突破这一限制，业界引入了HBM，通过将多层DRAM晶粒垂直堆叠，显著提高了带宽。然而，HBM也面临封装上的物理限制。全球存储器标准制定组织JEDEC要求HBM必须紧邻运算芯片放置，两者之间的信号传输距离不得超过6毫米，以确保信号在高速传递过程中不失真、不衰减。
这种导线长度限制虽然保障了信号质量，但也压缩了封装空间的利用弹性，使得单颗运算芯片周围能摆放的HBM堆叠数量有限。传统方案中，一颗运算芯片仅能搭配4到8颗HBM堆叠单元。
OpenAI向世界知识产权组织（WIPO）提交的自研人工智能（AI）芯片专利申请显示，其嵌入式逻辑桥接技术方案可将HBM与运算芯片间距从6毫米延伸至16毫米。单一运算芯片可搭载最多20颗HBM堆叠单元，并支持通用小芯片互连快速通道（UCIe）标准的芯片间界面。
该技术路径类似于英特尔（Intel）的嵌入式多芯片互连桥接（EMIB）方案，推测OpenAI未来自研芯片可能采用相关封装技术。OpenAI计划在2030年前将AI算力扩充至30 GW，比2025年增长约16倍，自研芯片也是扩充计划的一部分。
