据芯片厂商透露，台积电今年已上调3纳米制程报价，并暂时停止启动新的3纳米项目。这一调整主要由于现有3纳米产能已被AI GPU、云端数据中心ASIC及高端移动处理器等客户全面占用，短期内扩产速度难以满足需求。
业界分析，台积电此举背后存在策略性考量。该公司正引导处于产品规划初期的客户直接评估2纳米制程，以优化量产效率与成本配置。目前，2纳米制程已进入量产阶段，主要客户包括苹果、高通、联发科等手机芯片厂商。尽管2纳米晶圆单价较3纳米有所提升，但通过芯片尺寸调整与大规模出货分摊成本，其对智能手机物料清单（BOM）成本的影响有限。
技术层面，2纳米制程被视为台积电先进制程的重要转折点。该制程首次引入纳米片（Nanosheet）晶体管架构，在性能、功耗与晶体管密度上显著优于3纳米。同时，通过原子层沉积（ALD）等关键技术优化，极紫外光（EUV）曝光层数未大幅增加，制程成本结构更趋合理。例如，ALD技术需在悬空结构四周形成均匀、无缺陷的高介电层与金属栅极，这对沉积一致性提出了极高要求，也成为2纳米制程降低成本的关键。
相比之下，3纳米制程仍面临产能瓶颈。台积电3纳米家族涵盖多个版本，但目前所有产能均被预订一空。半导体厂商分析，台积电暂缓3纳米新项目开发，除产能限制外，亦为加速客户向2纳米迁移腾出资源。
