近日，日本印刷株式会社（DNP）宣布成功开发出电路线宽达10纳米的纳米压印（NIL）光刻模板，该模板可满足相当于1.4纳米等级逻辑半导体的电路图形化需求，目前已正式启动客户评估工作。这款产品针对智能手机、数据中心、NAND闪存等场景中先进逻辑芯片的微型化需求。
纳米压印（NIL）和EUV是完全不同的技术路线。纳米压印技术原理类似印刷工艺，通过直接压印形成电路图案，无需依赖EUV光刻机即可实现5纳米级制程。但是纳米压印技术在实际应用中面临机械损耗和效率方面的挑战，这些是其从实验室走向大规模商业化的主要障碍。
此次DNP推出的10纳米线宽NIL技术，可在部分图形化环节替代EUV光刻，为尚未导入EUV设备的半导体制造商开辟了先进逻辑工艺的替代路径。
DNP表示，该技术能在保持图形精度和线宽控制的前提下，拓宽先进制程的工艺选择范围，帮助客户平衡制造成本与环境负荷。随着逻辑组件向更精细线宽演进，纳米压印制程在部分技术节点有望展现显著经济性优势。
在具体工艺上，DNP通过导入自对准双重成像（SADP）技术，对曝光形成的初始图形进行薄膜沉积与蚀刻处理，使图形密度实现翻倍，最终达成10纳米线宽的技术突破。该技术还具备突出的节能优势，采用纳米压印的超精细半导体制程，可将曝光环节的能源消耗降至当前主流制程的约十分之一。
DNP已与半导体制造商展开沟通，同步推进新型NIL技术的客户评估。公司计划在完成客户验证、建立量产工艺与供应体系后，于2027年正式开启量产供货，以响应逻辑半导体持续微缩带来的市场需求。这款10纳米线宽NIL技术将在2025年12月17日至19日于东京国际展览中心举办的SEMICON Japan 2025展会上公开亮相。
DNP已设定目标，力争在2030财年将纳米压印相关业务的营收提升40亿日元（约1.8亿元人民币）。
"添加小助手申请进群"
（icspec—规格书查询、免费发ic供应/采购）
