日企开发1.4纳米半导体制造技术，挑战EUV光刻机市场

大日本印刷（DNP）近日开发出一种面向1.4纳米半导体制造的核心构件“模板”，该技术将应用于佳能的“纳米压印（Nanoimprint）”制造装置，预计于2027年实现量产。这一技术有望大幅降低人工智能（AI）半导体的制造成本，并为行业带来新的竞争格局。

目前，全球最先进的半导体制造依赖于荷兰阿斯麦控股（ASML Holdings）生产的极紫外（EUV）光刻机。光刻工序在半导体制造成本中占比高达3至5成，且随着制程精细化，耗电量和设备投资成本显著增加。单台EUV光刻机售价高达300亿日元，给厂商带来沉重负担。

相比之下，佳能的纳米压印技术采用类似“盖印章”的方式在晶圆上制作电路，耗电量更低，单台设备价格仅为几十亿日元。大日本印刷通过优化材料和工艺，成功开发出适用于1.4纳米制程的“模板”，并引入“双重图形化（Double Patterning）”技术，使电路密度翻倍。不过，该技术仍面临杂质缺陷和处理速度等挑战，目前仅在存储器企业铠侠控股等用于验证用途，尚未进入量产阶段。

1.4纳米半导体预计将在AI数据中心和自动驾驶领域发挥重要作用。据公开信息，台积电（TSMC）计划于2028年量产1.4纳米芯片，韩国三星电子则计划在2027年实现量产，两家企业均对纳米压印技术表现出兴趣。

然而，由于现有半导体工厂普遍以光刻机为核心设计，纳米压印装置的引入门槛较高。要在新建工厂中推广该技术，需证明其经济性和实用性。过去，佳能和尼康曾在光刻机市场占据重要地位，但随着制程精细化竞争，阿斯麦占据了全球9成市场份额。若纳米压印技术市场扩大，日本企业有望重新崛起。富士胶片控股也计划通过提供晶圆涂覆材料进入这一领域。