扇出型封装（Fan-Out Packaging）作为先进封装技术的一种，因其无需传统载板即可实现更高的I/O密度、更薄的封装厚度和更优的电气性能，近年来备受关注。
据相关封测企业及官网数据显示，扇出型封装的核心理念是将芯片（die）周围的封装区域向外扩展，通过重分布层（RDL）重新布线，形成比芯片尺寸更大的I/O接点，从而增加导线和凸块的数量。2016年，台积电凭借整合型晶圆级扇出封装（InFO）技术成功获得苹果（Apple）的青睐，一举拿下iPhone处理器从前段到后段的一条龙服务订单，使扇出型封装技术声名鹊起。
然而，目前联发科、高通（Qualcomm）等企业的手机芯片仍多采用成本较低的载板覆晶封装，表明业界对大规模采用扇出型封装仍持不同态度。值得一提的是，扇出型封装可采用晶圆或“面板级”制程，例如力成、日月光集团和群创等企业发展的FOPLP技术。芯片被放置在可剥离载板上，经过模封、研磨、RDL制作与凸块成形后，最终形成可直接与系统板连接的封装。
与传统的Fan-In型封装（如WLP）相比，扇出型封装突破了芯片尺寸的限制，能够支持更多I/O，因此广泛应用于移动设备、射频元件、电源管理IC（PMIC）以及边缘AI芯片等领域。此前，力成集团曾利用FOPLP技术生产联发科的PMIC。此外，由于省去了矽中介层或载板，扇出型封装在信号传输距离、寄生电容和电阻方面表现出显著优势，可提升速度并降低功耗。
扇出型封装的延伸技术包括多芯片扇出（Multi-die FOP）等，能够在同一模封区域整合多颗芯片，满足异质整合需求。然而，其技术挑战也不容忽视，包括翘曲问题、再分布层可靠性、材料均匀性以及大面积制程的良率管理。同时，设备和材料端的支持也至关重要，毕竟载板技术经过多年发展已趋于成熟，具备一定的成本优势。
