先进封装技术正以惊人的速度发展，半导体晶圆级技术、面板和PCB领域都成为热门话题。据业内人士透露，近期备受关注的CoWoP（Chip-on-Wafer-on-Platform PCB）技术，试图挑战台积电CoWoS的主流地位，甚至可能撼动面板级CoPoS（Chip-on-Panel-on-Substrate）的接班地位。
从技术角度来看，CoPoS凭借“化圆为方”的优势，将CoWoS制程面板化，已获得晶圆代工大厂优先导入市场的先发权。据NVIDIA内部流出的技术示意图显示，CoWoP计划以PCB主板取代现有的IC封装基板，理论上可缩短传输路径约40%，提升AI芯片的信号完整性。同时，通过舍弃ABF载板与BGA锡球，封装材料成本有望下降20~30%，供应链复杂性也将降低。
然而，CoPoS与CoWoP的核心差距在于前者采用310x310mm的方形面板重布线（RDL）层，取代传统的圆形硅中介层（Silicon Interposer），显著提高了芯片面积利用率，并解决了CoWoS制程中的量产效率瓶颈。此外，据消息人士透露，CoPoS在台积电主导下已具备明确的技术落地时间表，预计最快将于2028年实现量产。相比之下，CoWoP仍处于概念初期。
PCB供应链方面，多家PCB与铜箔基板（CCL）厂商正与NVIDIA合作测试CoWoP技术。若进展顺利，预计2025年9月后将与台积电、日月光投控旗下矽品及相关设备供应链共同探讨450x450mm设计的可行性。业内人士指出，CoWoP对PCB主板的技术要求极高，如需具备封装级别的布线密度能力、解决热膨胀导致的翘曲问题等，加工成本将增加两倍，技术挑战巨大。
因此，尽管市场期待CoWoP能在2026年10月应用于Rubin GPU系列的GR150芯片平台，但与CoWoS双线并进的可能性较低。业内人士分析，随着AI算力需求的快速增长，单靠台积电CoWoS技术已难以满足市场需求。未来，先进封装技术的三大主流路径——CoWoP、CoPoS和面板级扇出型封装（FOPLP）——都将在性能与成本之间寻找最佳平衡点。
